塑模型半导体器件及其制造方法技术

一种塑模型半导体器件，包括：含有半导体部件的半导体芯片（１）；金属层（１３，１３ａ－１３ｃ）；焊料层（１４）；和通过金属层（１３，１３ａ－１３ｃ）和焊料层（１４）与半导体芯片（１）连接的金属构件（２４）。焊料层（１４）由屈服应力比金属层（１３，１３ａ－１３ｃ）屈服应力小的焊料构成。即使当用树脂塑模（２０）密封半导体芯片（１）时，也能防止金属层（１３，１３ａ－１３ｃ）破裂。

【技术实现步骤摘要】

本专利技术涉及。
技术介绍
塑模型(mold type)半导体器件(即半导体封装)包括用树脂塑模的半导体芯片。半导体芯片包括例如绝缘栅双极晶体管(即IGBT)之类的半导体部件。在日本专利申请公开No.2003-110064中特别公开了该半导体封装。如图15所示，半导体封装36包括具有配置在半导体衬底上的IGBT的半导体芯片37、下侧散热片38、上侧散热片39和内散热片40。下侧散热片38与IGBT的集电极连接，上侧散热片39与IGBT的发射极连接。内散热片40配置在半导体芯片37的顶部。每个部件与焊料层41电连接。半导体芯片37的栅极通过栅导线43与引线框42连接。从树脂塑模(resin mold)44暴露下侧散热片39的一侧。而且，还从树脂塑模44暴露上散热片39的一侧，并从树脂塑模44暴露引线框42的一部分。这样，树脂塑模44密封起这些部件，从而提供半导体封装36。在塑模中安装了所有部件之后，把熔化的树脂材料浇注到塑模中以形成半导体封装36。接着，冷却并固化熔化的树脂材料，从而提供半导体封装36。此时，熔化树脂加热到高达大约摄氏180度。因此，半导体封装36中的每个部件被熔化的树脂材料加热。尽管根据半导体封装36中部件的线性膨胀系数差产生了应力，在部件之间连接的焊料层41可以吸收该应力。但是，在应力较大的情况下，焊料层41不能充分地吸收应力，以致应力施加到半导体衬底上。这里，在衬底中形成IGBT的发射极和IGBT自身。因此，当向发射极和衬底施加应力时，构成发射极的铝层可能会破裂，从而发射极从衬底去除或者发射极损坏。由此，IGBT不能准确地工作，或者破裂阻止了热传导而使热量聚集在IGBT中。因此，在IGBT中聚集的热量可能破坏IGBT。而且，当为了操作半导体芯片37在设备上安装半导体封装36时，半导体芯片37产生热，从而把半导体封装36加热到相当高的温度。另外，半导体封装36被使用环境中的气温冷却。半导体封装36在热循环下被施加了热应力，从而可能损伤发射极和/或IGBT。而且，在焊料层41由相当硬的无铅焊料等构成的情况中，会产生更多的上述破裂。
技术实现思路
考虑到上述问题，本专利技术的目的是提供一种具有高抗应力强度的塑模型半导体器件以及制造该塑模型半导体器件的方法。一种塑模型半导体器件，包括包括半导体部件的半导体芯片；金属层；焊料层；和通过金属层和焊料层与半导体芯片连接的金属构件。焊料层由屈服应力比金属层屈服应力小的焊料构成。在上述器件中，即使当用树脂塑模密封半导体芯片时，也能防止金属层破裂。由此，半导体器件具有高抗应力强度。优选焊料层由Sn-Cu-Ni三重合金构成。而且优选金属层包括由Al-Si-Cu三重合金构成的铝层。优选在半导体部件的表面上配置金属层。金属层包括与半导体部件电连接的第一金属层。焊料层的屈服应力比第一金属层的屈服应力小。金属层更优选地是包括第一金属层和第二金属层的多层金属层。在第一金属层上配置第二金属层，第二金属层由与第一金属层不同的金属材料构成。进而，一种塑模型半导体器件包括包括半导体部件的半导体芯片；导电层；连接构件；和通过导电层和连接构件与半导体芯片连接的金属构件。该半导体芯片还包括具有半导体部件的半导体衬底；配置在半导体衬底上的第一导电层，用于提供与半导体部件电连接的一部分导电层；和配置在第一导电层上与半导体衬底相对的一侧的第二导电层，用于提供导电层的另一部分。第二导电层的杨氏模量等于或大于半导体衬底的杨氏模量。第二导电层覆盖第一导电层的表面和边缘。在上述器件中，即使当用树脂塑模密封半导体芯片时，也能防止金属层破裂。由此，半导体器件具有高抗应力强度。优选第二导电层具有等于或大于5μm的厚度。半导体衬底的杨氏模量优选地表示为Esub以及膜厚度表示为Tsub。第二导电层具有表示为E的另一杨氏模量和表示为T的另一膜厚度。半导体衬底和第二导电层的杨氏模量和膜厚度具有以下关系E×T≌Esub×Tsub。另外，提供了一种塑模型半导体器件的制造方法。该半导体器件包括具有半导体部件的半导体芯片和通过金属层和焊料层与半导体芯片连接的金属构件。该方法包括步骤在半导体衬底的主平面上形成半导体部件，从而提供元件部分(cell portion)；在半导体衬底的主平面上形成金属层；形成第一抗蚀层覆盖一部分金属层，该部分与元件部分对应；用第一抗蚀层作为掩膜蚀刻金属层，从而提供第一金属层；去除第一抗蚀层；形成第二金属层以覆盖第一金属层的表面和边缘；和在第二金属层上形成焊料层。焊料层由屈服应力比第一金属层屈服应力小的焊料构成。上述方法提供了具有高抗应力强度的半导体器件。优选地，半导体芯片还包括圆周承压(circumferentialpressure-withstanding)部分，其配置在元件部分的外部。在元件部分中提供第一金属层的步骤还包括步骤形成圆周承压部分的电极。更优选地，在形成第二金属层的步骤中通过湿化学镀(wetelectroless plating)方法在第一金属层的表面上形成第二金属层。进而，提供了一种塑模型半导体器件的制造方法。该半导体器件包括具有半导体部件的半导体芯片和通过金属层和连接构件与半导体芯片连接的金属构件。该方法包括步骤在半导体衬底的主平面上形成半导体部件，从而提供元件部分；在半导体衬底的主平面上形成金属层；形成第一抗蚀层覆盖一部分金属层，该部分与元件部分对应；用第一抗蚀层作为掩膜蚀刻金属层，从而提供第一导电层；去除第一抗蚀层；和形成第二导电层以覆盖第一导电层的表面和边缘。第二导电层具有杨氏模量，其等于或大于半导体衬底的杨氏模量。上述方法提供了具有高抗应力强度的半导体器件。优选地，形成第二导电层的步骤还包括步骤在第一导电层的表面上形成第三导电层；和在第三导电层的表面上形成第二导电层。更优选地，在形成第二导电层的步骤中通过湿化学镀方法在第三导电层的表面上形成第二导电层。附图说明通过下面参照附图的详细介绍，本专利技术的上述和其它目的、特征和优点将更加明显。在附图中图1是示出按照本专利技术第一实施例半导体芯片的剖面图；图2示出按照第一实施例包括用树脂密封的半导体芯片的塑模型功率器件的剖面图；图3是示出屈服应力和包括第一电极或焊料层的几种材料之间关系的曲线图；图4是示出切应力和包括焊料层的几种材料之间关系的曲线图；图5是示出按照本专利技术第二实施例半导体芯片的剖面图，特别是图5示出了沿图6的V-V线截取的半导体芯片；图6是示出按照第二实施例的半导体芯片的平面图；图7A-8C是解释按照第二实施例制造半导体芯片方法的剖面图；图9是示出按照本专利技术第三实施例的半导体芯片的剖面图；图10是解释按照第三实施例制造半导体芯片方法的剖面图；图11是示出按照本专利技术第四实施例半导体芯片的剖面图，特别是图11示出了沿图12的XI-XI线截取的半导体芯片；图12是示出按照第四实施例的半导体芯片的平面图；图13A和13B是解释按照第四实施例制造半导体芯片方法的剖面图；图14是示出按照本专利技术第五实施例的半导体芯片的剖面图； 图15是示出按照现有技术包括用树脂密封的半导体芯片的塑模型功率器件的剖面图。具体实施例方式(第一实施例)该专利技术人已经初步研究了在塑模型功率器件(即塑模型半导体器件)中构成半导体芯片电极的电极材料本文档来自技高网...

【技术保护点】
一种塑模型半导体器件，包括：含有半导体部件的半导体芯片（１）；金属层（１３，１３ａ－１３ｃ）；焊料层（１４）；和通过金属层（１３，１３ａ－１３ｃ）和焊料层（１４）与半导体芯片（１）连接的金属构件（２４）， 其中焊料层（１４）由屈服应力比金属层（１３，１３ａ－１３ｃ）屈服应力小的焊料构成。

【技术特征摘要】
JP 2003-6-23 178147/2003;JP 2003-6-27 184314/20031.一种塑模型半导体器件，包括含有半导体部件的半导体芯片(1)；金属层(13，13a-13c)；焊料层(14)；和通过金属层(13，13a-13c)和焊料层(14)与半导体芯片(1)连接的金属构件(24)，其中焊料层(14)由屈服应力比金属层(13，13a-13c)屈服应力小的焊料构成。2.按照权利要求1的器件，其中焊料层(14)由Sn-Cu-Ni三重合金构成。3.按照权利要求1或2的器件，其中金属层(13，13a-13c)包括由Al-Si-Cu三重合金构成的铝层(13a)。4.按照权利要求1-3任一项的器件，其中在半导体部件的表面上配置金属层(13，13a-13c)，金属层(13，13a-13c)包括与半导体部件电连接的第一金属层(13a)，焊料层(14)的屈服应力比第一金属层(13a)的屈服应力小。5.按照权利要求4的器件，其中金属层(13，13a-13c)是包括第一金属层(13a)和第二金属层(13b)的多层金属层(13，13a-13c)，以及在第一金属层(13a)上配置第二金属层(13b)，第二金属层(13b)由与第一金属层(13a)不同的金属材料构成。6.按照权利要求5的器件，其中第一金属层(13a)包括铝，并且第二金属层(13b)包括镍。7.按照权利要求5或6的器件，其中第一金属层(13a)包括厚度等于或大于2μm的铝层。8.按照权利要求6或7的器件，其中通过湿法工艺方法形成第二金属层(13b)。9.按照权利要求5的器件，其中第一金属层(13a)包括铜，并且第二金属层(13b)包括镍。10.按照权利要求9的器件，其中通过湿法工艺形成第二金属层(13b)。11.按照权利要求9或10的器件，其中湿法工艺是湿化学镀方法。12.按照权利要求9-11任一项的器件，其中焊料层(14)由Sn-Ag-Cu三重合金构成。13.一种塑模型半导体器件，包括含有半导体部件的半导体芯片(200，300，400，500)；导电层(213，213a-213c，513，513a-513d)；连接构件(14，514)；和通过导电层(213，213a-213c，513，513a-513d)和连接构件(14，514)与半导体芯片(200，300，400，500)连接的金属构件(24)。其中该半导体芯片(200，300，400，500)还包括具有半导体部件的半导体衬底(2，3)；配置在半导体衬底(2，3)上的第一导电层(213a，513a)，用于提供与半导体部件电连接的一部分导电层(213，213a-213c，513，513a-513d)；和配置在第一导电层(213a，513a)上的与半导体衬底(2，3)相对的一侧的第二导电层(213c，513c)，用于提供导电层(213，213a-213c，513，513a-513d)的另一部分，其中第二导电层(213c，513c)的杨氏模量等于或大于半导体衬底(2，3)的杨氏模量，并且第二导电层(213c，513c)覆盖第一导电层(213a，513a)的表面和边缘。14.按照权利要求13的器件，其中第一导电层(213a，513a)由包括铝的金属材料构成。15.按照权利要求13或14的器件，其中第二导电层(213c，513c)由包括镍或铜的金属材料构成。16.按照权利要求13-15任一项的器件，其中第二导电层(213c，513c)具有等于或大于5μm的厚度。17.按照权利要求13-16任一项的器件，其中半导体衬底(2，3)具有表示为Esub的杨氏模量和表示为Tsub的膜厚度，第二导电层(213c，513c)具有表示为E的另一杨氏模量和表示为T的另一膜厚度，并且其中半导体衬底(2，3)和第二导电层(213c，513c)的杨氏模量和膜厚度具有以下关系E×T≌Esub×Tsub。18.按照权利要求13的器件，其中连接构件(514)由屈服应力比导电层(513，513a-513d)的屈服应力小的焊料构成。19.按照权利要求18的器件，其中连接构件(514)由Sn-Cu-Ni三重合金构成。20.按照权利要求18或19的器件，其中在半导体部件的表面上配置导电层(513，513a-513d)，第一导电层(513a)与半导体部件电连接，并且连接构件(514)的屈服应力小于第一导电层(513a)的屈服应力。21.按照权利要求20的器件，其中导电层(513，513a-513c)是包括第一导电层(513a)和第二导...

【专利技术属性】
技术研发人员：平野尚彦，加藤信之，手岛孝纪，坂本善次，三浦昭二，新美彰浩，
申请(专利权)人：株式会社电装，
类型：发明
国别省市：JP[日本]