具有沟槽形式的装置隔离层的半导体装置的制造方法制造方法及图纸

本发明专利技术涉及一种制造具有沟槽形式的装置隔离层的半导体装置的方法，其能够控制沟槽顶角的圆滑角度及除去在蚀刻该沟槽后所形成的受损层。特别地，通过使用至少包括溴化氢和氯气的气体而使该沟槽顶角具有约３０°至约６０°的角度。然后，进行一种各向同性的蚀刻技术作为光蚀刻处理来使该顶角具有约５０°至约８０°的角度。最后，进行一种干氧化技术来形成屏蔽氧化物层与栅极氧化物层，在形成栅电极之前使凹沟最小化。

【技术实现步骤摘要】

本专利技术涉及一种用于制造半导体装置的方法，尤其涉及具有具备沟槽结构的装置隔离层的半导体装置。
技术介绍
通常，通过沉积场绝缘层于半导体装置的预定区域而形成界定激活区的场区。特别地，通过使用例如硅的局部氧化(LOCOS)处理与构形的沟槽隔离(PGI)处理的装置隔离(ISO)处理来形成该场绝缘层。在LOCOS处理中，在基板上形成界定激活区的氧化物掩模的氮化物层。然后，通过使用光刻术使该氮化物层形成图案来使基板的预定部分曝露出来。接下来，氧化该基板的暴露部分而形成用作装置隔离区的场氧化物层。该LOCOS处理简单且能够同时隔离宽范围与窄范围。虽然有这些优点，但是由于因内部氧化产生的鸟啄效应而使装置隔离区宽度变得更宽，因而降低源极/漏极区的有效面积。还有，在场氧化物层形成期间，热膨胀系数差异所施加的应力会集中于该场氧化物层的边缘区域。因而，由硅所构成的基板具有结晶上的缺陷，并进一步导致漏电。半导体的大规模集成造成可应用的设计规则的减少，因此，通过相同规模的减少后的设计法则来降低该装置隔离层的尺寸。因而，对于应用传统LOCOS与多缓冲LOCOS(PBL)于该减少后的设计法则具有限制。因此，开发了浅沟槽隔离(STI)处理来解决因传统LOCOS与PBL处理所引起的问题。依照STI处理，在基板上形成具有良好的相对于基板的蚀刻选择性的氮化物层，且通过光刻术使该氮化物层形成图案。通过使用干蚀刻法使基板形成图案至预定的深度来形成沟槽。此时，使用该已形成图案的氮化物层作为硬掩模。充填绝缘层于沟槽中并使其进行化学机械抛光(CMP)处理而形成埋入沟槽中的场氧化物层。图1A及1B所示为用来形成具有沟槽结构的传统装置隔离层方法的截面视图。参照图1A，沉积衬垫氧化物层12与衬垫氮化物层13于基板11上。形成界定装置隔离区的感光图案(未显示)于衬垫氮化物层13上，并使用该感光图案作为蚀刻掩模依序地蚀刻该衬垫氮化物层13与衬垫氧化物层12，直到基板11表面暴露出来。其次，剥离该感光图案，蚀刻该衬垫氧化物层12。然后，通过进行干蚀刻处理来蚀刻基板11的暴露部分至预定深度而形成沟槽14。紧接着干蚀刻之后，进行用来除去因用于形成沟槽14的蚀刻所引起的受损层的侧面氧化处理，而在沟槽14的底侧与侧面形成侧面氧化物层15。接着，沉积内衬氮化物层16于上述构成结构的整个表面上，并通过高密度等离子体技术的使用沉积氧化物层17来填满沟槽14。参照图1B，对于氧化物层17实施CMP处理直到衬垫氮化物层13表面暴露出来。由此CMP处理，形成由氧化物层17构成的装置隔离层。之后，氧化物层17当作装置隔离层。之后，通过湿蚀刻除去该衬垫氮化物层13及衬垫氧化物层12。然而，在干蚀刻后所形成的传统沟槽14具有尖锐边缘顶角，换句话说，该沟槽14的顶角具有窄的从上述最终基板结构的最上层表面至沟槽14的蚀刻后顶角所测量的圆滑角度A。因此，电势集中于该尖锐边缘顶角内，进一步降低晶体管的门限电压。在衬垫氮化物层13及衬垫氧化物层12的除去期间，也蚀刻装置隔离层17的顶角部分，因而形成凹沟，即，激活区与装置隔离层17的间的高度差。其中，图1B中，该凹沟标示为M。然而，凹沟M引起一部分多晶硅层沉积并使得形成栅电极的干蚀刻处理仍然在凹沟M上进行，因而在相邻的栅电极间形成架桥，即，在沟槽具有尖锐边缘顶角的状态下进行接下来的处理，残余的多晶硅层残存于凹沟M上。还有，在用来形成沟槽14的干蚀刻处理之后，通过干蚀刻进行侧面氧化处理来除去受损层。然而，该侧面氧化处理可能不足以通过干蚀刻来除去该受损层。
技术实现思路
因此，本专利技术的目的在于提供一种用来制造具有具备圆滑顶角的沟槽形式装置隔离层的半导体装置的方法。本专利技术的另一个目的在于提供具有能够除去由于用来形成沟槽的蚀刻处理而导致的受损层的沟槽形式装置隔离层的半导体装置。根据本专利技术的一方面，所提供的用来形成半导体装置的装置隔离层的方法包括以下步骤在基板上形成界定装置隔离层的衬垫层图案；通过使用衬垫层图案作为掩模来蚀刻基板的暴露部分而形成沟槽；进行蚀刻处理来使沟槽的顶角圆滑；通过氧化在蚀刻处理后所形成的沟槽侧面而形成侧面氧化物层；在该侧面氧化物层上形成内衬氮化物层；在该内衬氮化物层上形成绝缘层来充填该沟槽；以及平坦化该绝缘层。根据本专利技术的另一方面，还提供一种用于制造半导体装置的方法，包括以下步骤形成沟槽，通过蚀刻基板表面至预定深度来使其顶角圆滑；对沟槽进行蚀刻处理，使该沟槽的顶角更圆滑；通过氧化沟槽的侧面来形成侧面氧化物层；在该侧面氧化物层上形成内衬氮化物层；在该内衬氮化物层上形成绝缘层来掩埋该沟槽；平坦化该绝缘层直到基板的表面暴露出来；在基板已暴露的表面上形成氧化物层；以及在包括该氧化物层结构的整个表面上形成作为栅电极的导电层。附图说明通过下述优选实施例结合附图的描述，本专利技术的上述及其它目的与特征将会变得更加明显，其中图1A与1B说明用来制造具有沟槽形式装置隔离层的传统半导体装置的方法的截面视图。图2A-2H所示为根据本专利技术的较佳实例所用来制造具有沟槽形式装置隔离层的半导体装置的截面视图。图3A所示为在用来形成沟槽的蚀刻处理、接下来的光蚀刻处理(LET)、及内衬氮化物层的沉积期间，沟槽顶角的顶部圆滑角度变化的详细曲线图。图3B所示为在屏蔽氧化物层与门极氧化物层的沉积期间，沟槽顶角角度变化的详细曲线图。图3C显示形成于沟槽顶角的氧化物层厚度变化。图4A所示为在预定的蚀刻条件下，形成沟槽边角成为约30°角度的情况的显微图。图4B所示为在预定的蚀刻条件下，形成沟槽边角成为约45°角度的情况的显微图。图4C所示为在预定的蚀刻条件下，形成沟槽边角成为约90°角度的情况的显微图。图5A-5C所示为通过对于具有已圆滑成约45°角度的顶角的沟槽进行LET处理，及接着于其上沉积内衬氮化物层而构成的最后结构的显微图。图5D所示为在未进行LET处理的情况下沉积内衬氮化物层后所得结构的显微图。图6A所示为在沉积如图5C所示的内衬氮化物层后除去衬垫氮化物后所得结构的显微图。图6B所示为在形成屏蔽氧化物层后所得结构的显微图。图6C所示为在形成栅极氧化物层后所得结构的显微图。图7比较进行LET处理时激活区宽度的减少与未进行LET处理的情况下激活区宽度的减少的曲线图。图8显示在除去衬垫氮化物层后激活区宽度的改变的曲线图。具体实施例方式下面，将结合附图更详细地介绍。用来制造具有具备沟槽结构的装置隔离层的半导体装置的方法。下文中将参照附图来较详细地说明用于制造具有沟槽结构的装置隔离层的半导体装置的制造方法。图2A-2H所示为根据本专利技术较佳实施例的具有具备沟槽结构装置隔离层的半导体装置制造方法的截面视图。参照图2A，在基板21上连续形成衬垫氧化物层22及衬垫氮化物层23。其中，该衬垫氮化物层23的功能在接下来的蚀刻处理期间作为蚀刻停止层，以及在接下来的CMP处理期间也作为抛光停止层。该衬垫氧化物层22以具有约100厚度的氧化硅(SiO2)层为佳，而该衬垫氮化物层23以具有约300至约2000范围厚度的氮化硅(Si3N4)层为佳。之后，在衬垫氮化物层23上形成抗反射层24。其中，为氮化硅(SiN)层的抗反射层24被设置来容易地进行光刻术处理。然后被覆感光层于抗反射层24本文档来自技高网...

【技术保护点】
一种用于形成半导体装置的装置隔离层的方法，包括以下步骤：在基板上形成界定装置隔离层的衬垫层图案；通过使用衬垫层图案作为掩模来蚀刻基板的暴露部分而形成沟槽；进行蚀刻处理来使沟槽的顶角圆滑；通过氧化在蚀刻处理后所 形成的沟槽侧面而形成侧面氧化物层；在该侧面氧化物层上形成内衬氮化物层；在该内衬氮化物层上形成绝缘层来充填该沟槽；以及平坦化该绝缘层。

【技术特征摘要】
KR 2003-6-30 10-2003-00430711.一种用于形成半导体装置的装置隔离层的方法，包括以下步骤在基板上形成界定装置隔离层的衬垫层图案；通过使用衬垫层图案作为掩模来蚀刻基板的暴露部分而形成沟槽；进行蚀刻处理来使沟槽的顶角圆滑；通过氧化在蚀刻处理后所形成的沟槽侧面而形成侧面氧化物层；在该侧面氧化物层上形成内衬氮化物层；在该内衬氮化物层上形成绝缘层来充填该沟槽；以及平坦化该绝缘层。2.如权利要求1所述的用来形成半导体装置的装置隔离层的方法，其特征在于该形成沟槽的步骤通过使用至少包括溴化氢与氯气的气体控制沟槽顶角的角度在约30°至约60°的范围来进行。3.如权利要求2所述的用来形成半导体装置的装置隔离层的方法，其特征在于形成的沟槽步骤包括下列步骤通过使用溴化氢来进行蚀刻处理；通过使用四氟化碳气体除去在蚀刻处理后所形成的原来氧化物层；使用包括溴化氢和氯气的气体进行蚀刻处理，形成具有预定深度的沟槽；以及通过使用包括四氟化碳和氧气的气体而将氯气从反应室中冲走来进行蚀刻处理。4.如权利要求1所述的方法，其特征在于通过使用各向同性的蚀刻技术来进行蚀刻处理。5.如权利要求4所述的方法，其特征在于通过使用各向同性的蚀刻技术，沟槽顶角的角度在约50°至约80°的范围内变化。6.如权利要求4所述的方法，其特征在于各向同性的蚀刻技术使用包括四氟化碳和氧气的气体。7.如权利要求1所述的方法，其特征在于形成侧面氧化物层的步骤通过使用干氧化技术来进行。8.如权利要求7所述的方法，其特征在于该干氧化技术在约900℃至约1000℃的温度下进行，形成具有约60至约100厚度的侧面氧化物层。9.一种用于制造半导体装置的方法，包括以下步骤形成沟槽，通过蚀刻基板表面至预定深度来使其顶角圆滑；对沟槽进行蚀刻处理，使该沟槽的顶角更圆滑；通过氧化沟槽的侧面来形成侧面氧化物层；在该侧面氧化物层上形成内衬氮化物层；在该内衬氮化物层上形...

【专利技术属性】
技术研发人员：郑台愚，宣俊劦，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]