形成非挥发性记忆胞的方法及用这方法形成的半导体结构技术

本发明专利技术是关于一种形成非挥发性记忆胞的方法及用这方法形成的半导体结构。该形成非挥发性记忆胞的方法，包括在一组成叠层上沉积一氧化层，且组成叠层具有一介电层、介电层上有一第一导电层。之后，去除部分氧化层的上部以暴露介电层，再去除介电层以及剩余的氧化层的上部，以使氧化层与第一导电层的上表面几乎是平的。接着，在第一导电层及氧化层的上表面上形成一第二导电层。在一基底表面中形成包含间隔且平行的多个位元线的一非挥发性记忆阵列。在位元线上的基底表面上有包含一电子捕捉层的数个堆叠层。在堆叠层上有数个间隔的字元线。而字元线是互相平行且垂直于位元线。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种非挥发记忆元件(non-volatile memory device)，特别是涉及一种形成非挥发性记忆胞的方法及用这方法形成的半导体结构，这种半导体结构是可在每一胞中储存多个位元的局部捕捉电荷记忆胞(localized trapped charge memory cell)结构。
技术介绍
一非挥发记忆元件是被设计就算没有电源下仍然可以维持编程资讯(programmed information)。只读记忆体(read only memory，简称ROM，该记忆体即为存储器、内存，以下均称为记忆体)是一种非挥发记忆体，通常用于如运用微处理器的(microprocessor-based)数码电子设备(digitalelectronic equipment)的电子设备以及如行动电话(cellular phone)的手提式电子装置(portable electronic device)。只读记忆元件，通常包括多个记忆胞阵列。每一记忆胞阵列可显现如包括交叉的字元线(字元线即为字符线，以下均称为字元线)与位元线(位元线即为位线，以下均称为位元线)。每一字元线与位元线交叉处相当于记忆体的一位元。在罩幕式可编程(mask programmable)金氧半导体(MOS)只读记忆元件中，在字元与位元线交叉处的一金氧半导晶体管(MOS transistor)的存在或不存在区别一储存的逻辑“0”与逻辑“1”。一可编程只读记忆体(PROM)和罩幕式可编程金氧半导体相似，除了使用者可用一可编程只读记忆体程式器(programmer)储存资料数值(即程式化可编程只读记忆体)。一可编程只读记忆元件通常是用易熔环(fusiblelink)在字元及位元线交叉处制造的。这相当于全部位元在一特定逻辑数值，通常是逻辑“1”。可编程只读记忆体程式器被用以设定想要的位元到相对的逻辑数值，其通常是藉由供应一高电压来蒸发易熔环对应至想要的位元。一典型的可编程只读记忆元件可以只被编程一次。一可抹除可编程只读记忆体(EPROM)是像可编程只读记忆体(PROM)一样地可编程，但也可以藉由暴露于紫外线而被抹除(例如对一所有逻辑“1”状态)。一典型的可抹除可编程只读记忆元件在字元与位元线交叉处(即每个位元位置)具有一浮置闸极MOS晶体管。每一MOS晶体管有两个闸极一浮置闸极与一非浮置闸极。该浮置闸极没有与任何导体电性相连，且被一高阻抗绝缘材质所环绕。为程式化可抹除可编程只读记忆元件，需供应一高电压至每个位元位置的非浮置闸极，其中被储存一逻辑数值(即逻辑“0”)。这将导致绝缘材质中的崩溃(breakdown)以及允许一负电荷去累积在浮置电极上。当高电压被移除时，浮置闸极上仍有负电荷。在后续读取操作期间，负电荷会避免MOS晶体管(电晶体)在被选择时在其一汲极端与一源极端之间形成一低电阻通道(即打开)。一可抹除可编程只读记忆体(EPROM)集成电路一般是被覆盖在具有一石英盖(quartz lid)的一包装(package)中，而且可抹除可编程只读记忆体是藉由暴露可抹除可编程只读记忆体集成电路在通过石英盖的紫外线下而被抹除。当环绕浮置闸极的绝缘材质暴露于紫外线时将变成低传导性，而使浮置闸极上累积的负电荷消散。一可电除可编程只读记忆(EEPROM)元件与一可抹除可编程只读记忆(EPROM)元件类似，除了个别储存的位元可被电除。在EEPROM元件中的浮置闸极被一较厚的绝缘层环绕，且在浮置闸极上累积的负电荷可藉由供应一相对极性的电压而消散，此相对极性就是非浮置闸极的编程电压的极性。快闪记忆元件有时称为快闪可电除可编程只读记忆元件，且其不同于可电除可编程只读记忆元件，即电除包含快闪记忆元件的大部分或整个含量。在非挥发记忆体中的一相当新的发展是局部捕捉电荷元件。通常这些元件归类为氮化只读记忆(NROM)元件，缩写为“NROM”是SaifunSemiconductors Ltd.(Netanya，Israel)的部分结合商标(part of acombination trademark)。一局部捕捉电荷阵列的每个记忆胞通常是一n通道金氧半(nMOS)晶体管，其具有一氧化物-氮化物-氧化物(oxide-nitride-oxide，简称ONO)介电结构形成闸极介电层。资料被储存在邻近n通道金氧半晶体管的源极与汲极端的两个不同位置，以使2位元资料被储存在n通道金氧半晶体管结构中。局部捕捉电荷记忆胞一般可藉经由ONO介电结构的底氧化层的通道热电子(channel hot electron，简称CHE)注入而被程式化。在程式化期间，电荷会被捕捉到ONO介电结构中。局部捕捉电荷记忆胞可藉经由ONO介电结构的底氧化层的穿隧增大热电洞(tunneling enhanced hot hole，简称TEHH)注入而被抹除。在集成电路的制造中在半导体基底中形成以及/或是配置的材质容易因热能(thermal(heat)energy)而影响物理与化学机制。特别是热能会促使物理与化学机制有害(deleterious)于集成电路的正常操作。因为这个原因，所以“热裕度(thermal budget)”决定了半导体晶圆制作程序。这些热裕度规定晶圆所能承受的热能的最大总量，以及通常在不超过规范的热裕度下施行晶圆制程。在一已知的局部捕捉电荷记忆胞结构的形成方法中，要注入掺杂原子(如磷原子)到基底中，以形成n通道金氧半(nMOS)晶体管结构的源极/汲极区域。这些源极/汲极区域是当作记忆胞的位元线。在埋入式源极/汲极区域上成长相当厚的氧化层以电性隔绝埋入式源极/汲极区域与之后形成在氧化层上的字元线。在已知的方法中产生一个问题，就是要成长相当厚的氧化层需要提供基底相当高的温度一段长时间。而在氧化物成长制程期间基底所需承受的热能量会导致部分或超过制程所预定的热裕度，而使先前形成的源极/汲极区域中的掺杂原子在上升的温度下有移动(即扩散)的趋向。因此，对一局部捕捉电荷记忆胞结构而言，提供比氧化物成长制程使用较少热能的一种形成用来电性隔绝位元线与字元线的材质层的方法是有利的。由此可见，上述现有的形成非挥发性记忆胞的方法及用这方法形成的半导体结构在方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决形成非挥发性记忆胞的方法及用这方法形成的半导体结构存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般方法及用这方法形成的半导体结构又没有适切的方法及半导体结构能够解决上述问题，此显然是相关业者急欲解决的问题。有鉴于上述现有的形成非挥发性记忆胞的方法及用这方法形成的半导体结构存在的缺陷，本专利技术人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的形成非挥发性记忆胞的方法及有此记忆胞的记忆阵列，能够改进一般现有的形成非挥发性记忆胞的方法及用这方法形成的半导体结构，使其更具有实用性。经过不断的研究、设计，并经反复试作及改进后，终于创设出确具实用价值的本专利技术。
技术实现思路
本专利技术的目的在于，克服现有的形成非挥发性记忆胞的方法存在的缺陷，而提供一种新的形成非挥发性记忆胞的方法，所要解决的技术问题是使其源极/本文档来自技高网...

【技术保护点】
一种形成非挥发性记忆胞的方法，其特征在于其包括以下步骤：依序在一基底的一表面上形成一第一氧化层、一电子捕捉层、一第二氧化层、一第一导电层以及一介电层；图案化该介电层以及该第一导电层，以形成至少一组成叠层；在该至少一组 成叠层上与旁边沉积一第三氧化层；相对该第二氧化层去除该第三氧化层的上段的部位，以穿过该第三氧化层暴露出该介电层的上部；去除该介电层以及剩余的该第三氧化层的上部，以使该基底的该表面上的该第三氧化层的上表面的高度与图案化的该第一 导电层的上表面的高度相同；以及在图案化的该第一导电层及该第三氧化层的上表面上形成一第二导电层。

【技术特征摘要】
US 2003-7-25 10/627,0001.一种形成非挥发性记忆胞的方法，其特征在于其包括以下步骤依序在一基底的一表面上形成一第一氧化层、一电子捕捉层、一第二氧化层、一第一导电层以及一介电层；图案化该介电层以及该第一导电层，以形成至少一组成叠层；在该至少一组成叠层上与旁边沉积一第三氧化层；相对该第二氧化层去除该第三氧化层的上段的部位，以穿过该第三氧化层暴露出该介电层的上部；去除该介电层以及剩余的该第三氧化层的上部，以使该基底的该表面上的该第三氧化层的上表面的高度与图案化的该第一导电层的上表面的高度相同；以及在图案化的该第一导电层及该第三氧化层的上表面上形成一第二导电层。2.根据权利要求1所述的形成非挥发性记忆胞的方法，其特征在于其中所述的第三氧化层的沉积包括经由一高密度电浆化学气相沉积(HDP CVD)制程在该组成叠层上与旁边沉积该第三氧化层。3.根据权利要求1所述的形成非挥发性记忆胞的方法，其特征在于其中所述的第三氧化层的沉积是在比需热成长该第三氧化层的温度较低的一温度下施行。4.根据权利要求1所述的形成非挥发性记忆胞的方法，其特征在于其中施行该第三氧化层的沉积，以使该第三氧化层具有在1200埃～1400埃之间的厚度。5.根据权利要求1所述的形成非挥发性记忆胞的方法，其特征在于其中部分该第三氧化层的上部的去除包括在一蚀刻剂溶液中浸除部分该第三氧化层的上部。6.根据权利要求1所述的形成非挥发性记忆胞的方法，其特征在于其中所述的电子捕捉层包括氮化硅。7.根据权利要求1所述的形成非挥发性记忆胞的方法，其特征在于其中所述的第一导电层包括掺杂多晶硅。8.根据权利要求1所述的形成非挥发性记忆胞的方法，其特征在于其中所述的介电层包括氮化硅。9.根据权利要求1所述的形成非挥发性记忆胞的方法，其特征在于其中所述的第二导电层包括掺杂多晶硅。10.根据权利要求1所述的形成非挥发性记忆胞的方法，其特征在于其中图案化步骤更包括图案化该第二氧化层、该电子捕捉层以及该第一氧化层，以形成该至少一组成叠层；以及在该至少一组成叠层上与旁边沉积该第三氧化层之前在该组成叠层旁边形成一氧化层。11.一种使用权利要求10形成非挥发性记忆胞的方法制成的半导体结构。12.一种使用权利要求1形成非挥发性...

【专利技术属性】
技术研发人员：许富雄，刘振钦，黄兰婷，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]