利用检测闸门氧化硅层中氮化物含量的半导体元件制成方法技术

一种制造集成电路的工艺方法；此方法包括　　　　引入一测试晶片到生产流线晶片群中去形成一组制程实验组，每个晶片都须尚未经闸门层介电质生成的制程步骤，导入此实验组于闸门介电层生成的流程，形成氮氧化硅的薄膜到预定厚度不多于４０埃，其于形成之温度及氮成份，氧成份气体的种类先须预选固定，　　　　把测试晶片从制作流程中取出施于第二次氧化步骤到前有氮氧化硅层膜增长出第二厚度。此第二厚度之值非常大是取决于氮成份在氮氧化硅层中的浓度；　　　　量出预定厚度和第二厚度间之差值；　　　　对照此差值到一组群资料其含氮浓度值在其预定薄膜厚度下已经整理采得。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体器件的工艺及集成电路的制造。具体地说，本专利技术涉及一种生成闸门氧化硅层，内含有氮化物并以检测氮化物浓度决定生成薄的闸门层于MOS结构，应用于逻辑元件。
技术介绍
我们可认知此专利技术应用更广泛的运用价值，例如，此专利技术可用于各类式元件像动态随机存取存储器，静态随机存取存储器，(SRAM)，专用集成电路(ASIC)，微处理器，微控制器，Flash存储器及其他。集成电路或“IC”，涉及将无数相连通的元件组制造于单一晶体片上含不百万的元件。现今的IC所提供的表现度及设计复杂度是远远超过以往的想象。为要取得复杂度的改善及增加线路密度(即，单位晶片面积内能被装入的元件数目)，最小化元件的大小规格，又称为元件的“身量规格”(Geometry)，因代代IC而变得愈来愈小。增加线路的密度不但改变IC的复杂度及表现度更提供了最低价的元件器给顾客。一座IC制造厂，须花费动辄百万，或十亿，美元的造价。各厂有其相对的晶圆处理量，而每一片晶圆又有其相对的元件数。因此，若我们能将各个IC做得愈小，更多的元件就将可作入单一晶片，于是增加该制造厂的元件产出量。而要将元件做小，因每个制程有其极限，故是个很难的挑战。也就是说，一种制程组合方式通常只能做到小某种大小规格，再过，则须要不改变制程或改变元件铺展的设计。有一种极限例子就是闸门氧化硅层阻挡住杂质促闸门外扩散至其下通道的能力，这种能力决定了三相晶体管元件的可靠度(reliability)。同可作例证的是，离子渗入杂质能促闸门间游离入通道间造成负面影响。硼杂质常使用于渗入闸门，因其原子小且移动率快，常渗入闸门区内。这种硼迁移常始于闸门层，包括多晶硅层，穿过氧化硅层，到达通道(channel)区内。因硼乃带电杂质，它们通常影响三相晶体管元件之起始电压(ThveShold Voltage)值造成其值之平移，其他限制包括高的价电子滞留(T rapping)率，P-型通道次起始(sub-threshold)电压反转值之恶化(degradation)，较差的三相晶体管的可靠度，极其他。由上观之，改良制程以制造更佳半岛元件是件必要之事。
技术实现思路
本专利技术涉及及半导体器件的工艺及其集成电路的制造。具体说，本专利技术涉及一种生成闸门氧化硅层，内含氮化物，并以随时检测氮化物浓度方式生成的薄的闸门层于MOS元件结构中应用于存储元件体。我们可认知此专利技术有更广泛的运用价值。例如，此专利技术可应用于各类型元件体像静态随机存取存储器(SRAM)，特殊用途集成电路元件体(ASIC)，微处理器，微控制器，Flash存储器及其他。在一具体实施例中，本专利技术提供一种制程方法用于生产制造集成电路元件体。此制程方法包括将一片测试晶圆(test wafer)引入生产晶圆流程的晶圆群去形成一个制程实验组。每片组内晶圆都是经过闸门氧化层生长的制程。此乃步骤将整组的晶圆插入生产闸门氧化硅制程作介电层生长，即闸门氧化层。此方法，形成氮氧化硅层物质于预定的厚度低于40埃(Angstrons)，在预定的温度在含氮物及含氧物形成气体中，个别的或混合的。此方法，促整生产组中取出测试晶圆，作第二层的氧化，形成氮氧化硅层后第二个厚度，此厚度多少非常大取决于氮在氮氧化硅层中的含量。此方法，判定在第一预定厚度及第而厚度间厚度值的差别。一个步骤，可兹以氮含量在整组间的差异分布，来决定在第一厚度预定后其晶圆的氮含量。在另一具体实施例中，本专利技术提供另一种制程方法用于生产制造集成电路元件体。此方法包括准备一群测试晶片，可依号辨认为由1到N，其中N是整数且大于1。任一测试晶片上都包括预先决定好厚度的电介质材料。此预先决好的厚度基本上在所有测试晶片上都是一样的。此方法包括引入预先设计好氮含量浓度值到一群不同浓度值的晶片组并辨视其值为1到N。此方法继续从1到N以不同浓度引入到不同的测试晶片标示为1到N，直到所有预定浓度都以被从1到N个别引入到测试晶片标号或1到N。此方法是将所有测试晶片接着接受到一个氧化的环境，以选择好的状况，使让电介质层能再生长在测试晶片上。此种测试晶片的再生长是依其预定电介质氮含量浓度而决定的。此方法测量每一个测试晶片的电介质材料厚度从1到N。其厚度值则依测试晶片归类为1到N。此方法建立对应关系从厚度值指标1到N，个别对应到预定氮浓度指标1到N。非常多的益处可由此专利技术取代传统方法。例如，此方法利用传统测量技术而简易好用。在其他含蓄体，此专利技术提高更高的良率，其以每晶片上晶粒数为单位。更加的，此方法提供一种制作程序和传统的制程技术和设备均为匹配。优先的，此方法应将可应用于不同的元件生产。譬如存储器，ASIC，微处理器和其他元件。从不同的含蓄体，此方法都将得到更多不同的优势。这些或其他优势，将于此节或特别的下节介绍。有关此专利技术的目的、特征及优点如将于比照细节描述及随同的附图作更详尽描述如下附图说明图1是依本专利技术一个实施例的半导体元件的简明切面图。图2是依本专利技术的另一实施例的半导体元件的简明切面图。图3是依本专利技术一个实施例的简明的检测图表。图4是依本专利技术一个实施例的简明的检测图表。图5是依本专利技术一个实施例的简明厚度图表投射相对氮化物含量，由图4的方法测量取得。具体实施例方式本专利技术涉及半导体器件的工艺及集成电路的制造。具体地说，本专利技术涉及一种生成闸门氧化硅层，内含氮肥化物成份，并以检测氮化物浓度生成闸门层于MOS元件结构中应用于存储器生成。我们可认知此专利技术应有更广泛的运用价值，例如，此专利技术可应用于各类元件像静态随机存取存储器(SRAM)，特殊用途集成电路元件(ASIC)，微处理器，微控制器，Flash存储器及其他。图1是依本专利技术一个实施例的半导体元件的简明切面图100。此图仅作例子，不能仅依之而局限本专利技术申求有效的范围。本领域技术人员，可从此专利技术悟出许多其他的新变数，改造方式和新取代方法。如图所示，图100包含各项特征如闸门体101，包括含硼成份杂质，连同极/集极区域完整定义一个MOS三相晶体管。此含硼成份杂质从闸门区扩散透过闸门之下。在系列制程热效应107下，上述扩散作用会频繁发生。含硼成份的杂质，通常很小，常聚集堆在通道区109门，由于有此硼杂质扩散的现象，制程的限制就很多。此限制包含须考虑发生正向起始电压(Threshold Voltage)的平移，次起始(Sub-threshold)切换值的增加，电子井陷的增加，及其他许多可靠度的问题。基于此，许多技术都研发来设法减少甚或阻止任何硼迁移到通道区的发生。这些技术都将在本文中被介绍、描述、尤其于以下文。图2是依本专利技术另一实施例的半导体元件的简明切面图。此图仅作例证，不能依此而局限本专利技术有效的范围。本
者，不难从此专利技术而认出许多其他新变数，改造方式和取代方法。如图所示，图项包括形成氮氧化硅层201于闸门替之下。依之，含硼杂质被保留在闸门区203而大量减少进入通道区其直接位于闸门闸门区之下。通常我们很困难去控制多少量的含氮分子进入氮氧化硅层膜内。亦即，杂质浓度很难测量，而且只能被生量线外特别检测系统来测量，其造成负担和困难。依之，这样一来的层膜几乎无法在合理的准确度内测量它们的厚度尤其当膜是如此薄到传统使用闸门层的结构的厚度。因此，我们研发了一个技巧以检测氮成份在膜内的浓度利用到下本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造集成电路的工艺方法；此方法包括引入一测试晶片到生产流线晶片群中去形成一组制程实验组，每个晶片都须尚未经闸门层介电质生成的制程步骤，导入此实验组于闸门介电层生成的流程，形成氮氧化硅的薄膜到预定厚度不多于40埃，其于形成之温度及氮成份，氧成份气体的种类先须预选固定，把测试晶片从制作流程中取出施于第二次氧化步骤到前有氮氧化硅层膜增长出第二厚度。此第二厚度之值非常大是取决于氮成份在氮氧化硅层中的浓度；量出预定厚度和第二厚度间之差值；对照此差值到一组群资料其含氮浓度值在其预定薄膜厚度下已经整理采得。2.如权利要求1所述的工艺方法，其特征在于，第二氧化步骤是以快火热工氧化于含氧成份的气体中而完成。3.如权利要求2所述的工艺方法，其特征在于，第二厚度值是要比预定厚度值大。4.如权利要求1所述的工艺方法，其特征在于，其制程是指在流程线上的制程作产品生产用。5.如权利要求1所述的工艺方法，其特征在于，其第二氧化步骤是以高于900℃，操作于含氧分子成份的气体环境中，6.如权利要求1所述的工艺方法，其特征在于，建立一关系标示图，以标示厚度差值相对于氮浓度值；7.如权利要求1所述的工艺方法，其特征在于，是以至少椭圆仪来决定厚度。8.如权利要求1所述的工艺方法，其特征在于，所述氮氧化硅是以先形成氮氧化硅于晶片基底上后引入含氮物去形成氮氧化硅膜。9.如权利要求1所述的工艺方法，其特征在于，所述生成氮氧化硅层是包括离子植入氮成份物质进入氮氧化硅长于晶片之上。10.如权利要求1所述的工艺方法，其特征在于，所述测试晶片是所谓非产品用晶片。11.一种制造集成电路存储器元件的方法，其包括准备一群组测试晶片，可辩认号数从1到N，其中N是一个大于1的整数，各测试晶片都包括预定厚度的电介质长于测试晶片上，此预定厚度的介质层在每晶片...

【专利技术属性】
技术研发人员：游智星，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：