抵抗在钝化层形成裂纹的集成电路制造技术

技术编号:3204314 阅读:392 留言:0更新日期:2012-04-11 18:40
在用蚀刻和镶嵌技术产生的集成电路,据推测,由于应力从互连金属层传递到围绕的介电材料(401)中的结果,使得在围绕集成在器件中的互连金属层(400)的介电材料中通常产生裂纹。本发明专利技术通过提供一种包括圆形转角的互连金属层来解决这一问题,这种圆形转角据信能够减少传递到围绕的介电层的应力。(*该技术在2022年保护过期,可自由使用*)

【技术实现步骤摘要】

本专利技术涉及半导体,特别是涉及抵抗在钝化层上形成裂纹的集成电路,通过产生互连金属层而将该钝化层形成在互连金属层上,该互连金属层具有据信能减少传递到最终形成在其上的钝化层的应力的圆形转角结构。
技术介绍
在半导体制造中,集成电路(IC)器件形成在半导体基片上。IC器件通常包括,例如,晶体管和/或电容,它们由互连金属层进行互连。在IC器件结构形成之后,然后在该IC结构上形成钝化层,以便保护该IC结构不受外部损坏。为了有效地保护IC结构,钝化层必须均匀地淀积,没有孔隙并具有足够的硬度,并且能够抵抗裂纹、水汽或碱性离子的渗透以及机械损坏。用于形成钝化层的一些通用材料包括氮化硅和磷硅酸盐玻璃(PSG)。氮化硅具有高密度和良好的硬度特性,使它能够有效地抵抗水汽或碱性离子的渗透以及抵抗机械损坏。PSG包含具有吸收性质的磷原子,以便其有效地吸收水汽和碱性离子。这些保护的效果延长了用钝化层保护的IC器件的寿命。常规的金属构图的方法包括活性离子蚀刻(RIE)和镶嵌技术(damascene techniques),采用各向异性蚀刻处理,该处理能够产生具有尺寸在半微米或更小量级上的功能部件。但是,在实践中各向异性蚀刻通常导致在如此形成的金属功能部件上产生锐角转角,其往往在周围的介电层产生高应力。特别是,已经发现这些高应力致使在覆盖的钝化层上产生裂纹。还发现这些高应力致使在形成集成电路中用于各种目的的熔丝上产生凹坑。在减少应力所引起裂纹的尝试中,已经提出增加保护性钝化层的厚度。但是这种建议的有利效果受到较厚层的脆性相应增加的限制。美国专利No.5,416,048、4,425,183和4,352,724中的每个均提出,当从剖面图上看时,使互连层的顶部转角变圆,以实现在半导体蚀刻中的各种改进。在美国专利No.5,416,048和4,425,183中,以及如同在美国专利No.4,780,429中所进一步公开的,蚀刻的金属化功能部件可以还提供有倾斜边,以实现其他各种改进。由这样的制造处理产生的倾斜边由形成IC的金属化功能部件的金属氧化物组成,并且发现,它们在一定程度上产生高漏电流,其能够导致邻近的金属化功能部件之间所不期望的短路。美国专利No.6,208,008还进一步提出,从金属层的剖面图看,将蚀刻的金属结构的底部转角变圆。但是这个专利公开的方法需要若干个步骤并且仅仅导致在所得到的蚀刻金属结构产生圆形的底部转角。
技术实现思路
因此,为了解决上述和其他困难,本专利技术涉及减少用于集成电路保护性钝化层的裂纹的可能性。具体说,本专利技术通过提供一种包括当从金属层俯视图看时为圆形转角的互连布局(layout)来减少在覆盖钝化层中的裂纹。不希望被理论所限制,当钝化层形成在具有这种曲线转角几何形状的互连层上或其周围时,相信传递给钝化层的应力会显著地减小,因此,减少在现有技术器件中通常遭受的钝化层裂纹的可能性。根据本专利技术的第一实施例,提供一种用于改进集成电路中钝化层的整体性的方法。该方法包括(1)识别集成电路,该集成电路包括(a)基片,(b)构图的互连层,其具有至少一个形成在该基片上的转角部分,和(c)形成在该互连层的至少一个转角部分上的钝化层,该钝化层呈现出在至少一个转角部分位置上的裂纹;以及(2)修改所构图的掩模层,其用于形成所构图的互连层,使得用一个或多个曲线形转角部分来替代在呈现出裂纹的钝化层下面的一个或多个转角部分。优选地,形成集成电路的处理包括(1)在基片上提供金属层;(2)在该金属层上提供构图的掩模层;(3)通过在构图的掩模层中的孔来蚀刻该金属层(优选通过各向异性蚀刻处理),从而产生互连层;以及(4)形成钝化层。根据本专利技术的另一个实施例,提供一种改进在集成电路中钝化层的整体性的方法,其包括(1)识别集成电路,该集成电路包括(a)基片,(b)设置在形成于该基片中的镶嵌沟槽中的构图的互连层,该互连层具有至少一个转角部分,和(c)形成在该互连层的该至少一个转角部分上的钝化层,该钝化层呈现出在至少一个转角部分位置上的裂纹;以及(2)修改所构图的掩模层,其用于形成镶嵌沟槽,使得用一个或多个曲线形转角部分来替代在呈现出裂纹的钝化层下面的一个或多个转角部分。优选地,形成集成电路的处理包括(1)在基片上提供构图的掩模层;(2)通过在构图的掩模层中的孔来蚀刻该基片层,从而产生镶嵌沟槽;(3)在该镶嵌沟槽内形成互连层;以及(4)形成钝化层。本专利技术的优点在于制造的IC具有增加的寿命和增强的抵抗短路能力。在阅读下面的详细说明和权利要求后,本领域的普通技术人员立即明白本专利技术的上述和其他的实施例及优点。附图说明图1是示意图,示出了集成电路剖面图,该集成电路具有用已知的活性离子蚀刻技术所产生的功能部件;图2是示意图,示出了集成电路剖面图,该集成电路具有用已知的镶嵌蚀刻技术所产生的功能部件;图3是示意图,示出了由已知的蚀刻技术产生的金属互连的俯视图;图4是示意图,示出了根据本专利技术产生的金属互连的俯视图;图5是流程图,示出了根据本专利技术第一实施例的方法;图6是流程图,示出了根据本专利技术第二实施例的方法。具体实施例方式下面将参考附图更详细地描述本专利技术,其中本专利技术的优选实施例示于附图中。但是,本专利技术可以以不同的形式实施并且不应当解释为限制在这里所提出的实施例。特别的是,本专利技术的各种实施例包括一种方法,以及包括一种器件,该器件包括在基片上或基片中的金属层,该基片具有据信使传递到覆盖钝化层的应力最小的结构特征。具体说,本专利技术提供一种器件和方法,通过该方法,具有包括圆形转角的几何形状的金属层能够形成在基片上或基片中。图1示出常规的钝化集成电路剖面的示意图。该电路包括基片100,在其表面上具有RIE蚀刻的金属化功能部件101。该金属化功能部件101每个具有顶部103和底部104。覆盖该金属化功能部件101的是保护性钝化层102。该保护性钝化层102是诸如氮化硅或磷硅酸盐玻璃(PSG)的合适材料,更优选为磷硅酸盐玻璃。图1(或下面图2中的基片)中基片100真正的结构取决于所选择的集成电路。作为一个具体例子,该集成电路可以包括一个或多个沟槽MOSFET器件。正如现有技术所知道的,这些器件可以包括,例如,(a)第一导电类型的半导体晶片,通常为n-型导电性硅;(b)基片上的第一导电类型的外延层;(c)延伸到该外延层的沟槽;(d)绝缘层,通常为二氧化硅,嵌入该沟槽的至少一部分;(e)导电区,在邻近该绝缘层的沟槽内通常是掺杂的多晶硅;(f)形成在该外延层上部内并邻近该沟槽的第二导电类型的主体区;(g)形成在该主体区上部内并邻近该沟槽的第一导电类型的源极区;以及(h)绝缘区,通常为形成在该导电区上的硼磷硅酸盐玻璃(BPSG)。包括栅极金属和源极金属部分的互连层设置在该结构上(因此,这种结构用作互连层基片)。沟槽MOSFET晶体管的例子公开在,例如,美国专利No.5,072,266、5,541,425和5,866,931,其公开的内容合并在此作为参考。参考图2,图2示出由镶嵌处理产生的常规集成电路的示意图。在这种电路中,基片200上的沟槽填满金属并被抛光(例如,用化学机械抛光),以形成植入基片200中的互连层201。该互连层具有顶部202和底部203。图3是一个电路的例子,其中,提供有具有锐本文档来自技高网
...

【技术保护点】
一种改进集成电路中钝化层的整体性的方法,该方法包括:识别集成电路,该集成电路包括:(a)基片,(b)构图的互连层,其具有至少一个形成在所述基片上的转角部分,和(c)形成在所述互连层的至少一个所述转角部分上的钝化层,所述钝化层呈现出在 至少一个所述转角部分位置上的裂纹,以及修改构图的掩模层,其用于形成所述的构图互连层,使得用一个或多个曲线形转角部分来替代在呈现出裂纹的钝化层下面的一个或多个转角部分。

【技术特征摘要】
US 2001-11-21 09/990,4601.一种改进集成电路中钝化层的整体性的方法,该方法包括识别集成电路,该集成电路包括(a)基片,(b)构图的互连层,其具有至少一个形成在所述基片上的转角部分,和(c)形成在所述互连层的至少一个所述转角部分上的钝化层,所述钝化层呈现出在至少一个所述转角部分位置上的裂纹,以及修改构图的掩模层,其用于形成所述的构图互连层,使得用一个或多个曲线形转角部分来替代在呈现出裂纹的钝化层下面的一个或多个转角部分。2.根据权利要求1的方法,其中,所述的曲率半径小于20微米。3.根据权利要求1的方法,其中,所述曲率半径的范围在1和20微米之间。4.根据权利要求1的方法,其中,所述曲率半径的范围在5和10微米之间。5.根据权利要求1的方法,其中,所述的钝化层包括磷硅酸盐玻璃。6.根据权利要求1的方法,其中,所述的互连层由金属形成。7.根据权利要求1的方法,其中,所述的基片包括多个沟槽MOSFET器件,并且其中所述互连层包括源极金属区和栅极金属区。8.根据权利要求1的方法,其中,在呈现出裂纹的钝化层下面的至少一个转角部分是凹面转角部分。9.根据权利要求1的方法,其中,形成所述的集成电路的处理包括在所述基片上提供金属层;在所述金属层上提供所述构图的掩模层;通过在所述构图的掩模层中的孔来蚀刻...

【专利技术属性】
技术研发人员:石甫渊苏根政约翰E阿马托
申请(专利权)人:通用半导体公司
类型:发明
国别省市:US[美国]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1