在蚀刻处理中控制关键尺寸的方法技术

一种控制使用一蚀刻处理来形成一基底上的结构的尺寸的方法，包括测量蚀刻前图案化蚀刻掩模各个组件的尺寸以及使用蚀刻前测量的结果校正蚀刻处理的一处理方法。在一应用中，该方法可用于一场效应晶体管的一栅极结构关键尺寸（ＣＤ）的控制。

【技术实现步骤摘要】

本专利技术是有关于半导体基底处理系统，且特别是有关于在一半导体基底处理系统中控制蚀刻处理的一方法。
技术介绍
在电子半导体装置的制造中，包括使用一蚀刻处理来部分移除装置的一膜堆中一个或多个层的处理。制造该装置的一方法包括先形成一图案化掩模(例如硬掩模或光阻掩模)在膜堆上，然后使用图案化掩模作为一蚀刻掩模来蚀刻其下方的层。图案化掩模通常包括具有关于将被蚀刻的下方的层的结构的图案尺寸(topographic dimension)的组件(element)。用于图案化该蚀刻掩模的处理的处理变异(process variables)会导致在一组基底(亦即一批(batch))中蚀刻掩模的组件的尺寸的一宽广的统计分布(也就是大的标准差σ(sigma))。控制将被形成在基底上的蚀刻结构的尺寸的一方法，包括测量蚀刻掩模的各个组件以及被蚀刻结构的最小宽度(亦即关键尺寸(critical dimension，CD))，并统计处理测量的结果，以校正实施在后续几批基底的蚀刻处理。不幸地，此方法并不会补偿在一批基底中关键尺寸(CD)的基底对基底(substrate-to-substrate)的变动。蚀刻处理内含的变异与蚀刻掩模图案化处理的变异会加宽被蚀刻结构的关键尺寸的分布。这表示被蚀刻结构的关键尺寸的蚀刻后统计分布可能会比蚀刻掩模的组件的关键尺寸的蚀刻前(pre-etch)分布还要宽。因此，有些被蚀刻结构的关键尺寸会落在可接受的值的一预定范围之外。因此，在一半导体基底处理系统中，一种改善用以控制使用蚀刻处理所形成的基底上的结构的关键尺寸的方法是必需的。
技术实现思路
本专利技术是有关于一种控制使用一蚀刻处理来形成一基底上的结构的尺寸的方法。在一实施例中，该方法包括测量图案化的蚀刻掩模的组件的尺寸(例如关键尺寸)以及依据该测量校正蚀刻处理参数(例如时间)。在一应用中，该方法可以使用光学量测来增进对场效应晶体管的一栅极结构的关键尺寸，以及对一集成的基底处理系统的蚀刻模块的控制。为让本专利技术的上述和其它目的、特征和优点能更明显易懂，下文特举数个实施例，并配合所附图式，作详细说明如下。附图说明图1绘示使用于本专利技术方法的一实施例的一范例的半导体集成基底处理系统的一示意图；图2绘示依据本专利技术的一实施例所形成的蚀刻结构的尺寸的控制方法的流程图；图3A到图3B绘示依据图2的方法所形成的具有一场效应晶体管的一栅极结构的一基底的一系列的剖面示意图；图4A到图4B绘示蚀刻掩模的各个组件与图3A到图3B的栅极结构的关键尺寸的测量结果的一系列的范例图标；图5为一图标的范例，绘示依据图2的方法的一实施例来估计蚀刻处理参数的一校正一范例的程序；以及图6绘示用于实施本专利技术中部分的方法的一范例的等离子体蚀刻处理设备的一示意图。为了使内容更易了解，参考数字被用于图标中，并且对于该些图标中相同的组件会使用同一数字。为了使内容更易了解，参考数字被用于图标中，并且对于该些图标中相同的组件会使用同一数字。主要组件符号说明100半导体晶片处理系统102输入/输出模块104光学测量工具106前开式晶片盒108、120、130机器手臂110、112、114、116、118处理模块122负载锁定腔体124工厂接口126量测模块128主架构140系统控制器142中央处理器144内存146支持电路200程序201、202、204、206、208、210、212步骤 300基底302膜堆304栅极介电层303、305、309、341宽度306栅极电极层307深度308栅极导体层314图案化掩模320、321、322、332、334、336区域324侧壁336信道区域400、420图形402、422y轴404、424x轴406、408部分410、430中心411中心线412、414、432、434边界416、426宽度418蚀刻前统计分布428蚀刻后统计分布500图形502y轴504x轴506、508部分 510、512、514、520延续时间518差值522箭号600蚀刻反应器610处理腔体612感应线圈组件614晶片616晶片支撑底座618等离子体电源619第一匹配网络620介电顶盖622偏压电源624第二匹配网络626入口端口627节流阀630导体腔体本体634接地636真空泵638气体面板640控制器642内存644中央处理器646支持电路648气体源649气体管路 650气态混合物655等离子体具体实施方式本专利技术提供一种使用一蚀刻处理来控制形成在一基底上(例如半导体晶片等)的结构的尺寸。该方法通常可用于，例如制造超大型集成(ultra-large-scale integrated，ULSI)半导体装置与电路。在一实施例中，该方法可以使用一基底处理系统，包括例如用以测量被蚀刻结构以及蚀刻掩模的组件的图案尺寸(topographic dimension)的一量测模块来实施。图1绘示可用以实施本专利技术的一半导体晶片处理系统100的一示意图。一般而言，可用以实施本专利技术的一处理系统包括AppliedMaterials，Inc.of Santa Clara，California的TRANSFORMATM处理系统。类似的处理系统配置已揭露于2002年11月26日申请的美国专利第6,486,492B1号，以及公告于2000年11月21日的美国专利第6,150,664号，在此一并列入做为参考。此处实施例中的系统100只被提供作为说明的用途，而不应被用来限制本专利技术的范围。系统100通常包括一中央转换腔体或″主架构″(mainframe)128，例如CENTURA处理系统，用以固定多数个处理模块110、112、114、116、118，以及至少一负载锁定腔体(例如绘示于图1中的二个负载锁定腔体122)。一转换机器手臂(robot)130被配置在主架构128中用以在处理模块110、112、114、116与118之间传送基底。具有至少一量测模块126以及一输入/输出模块102的一工厂接口124，被连接到负载锁定(load-lock)腔体122。输入/输出模块102具有至少一前开式晶片盒(front opening unified pod，FOUP)，例如图1所示的二个前开式晶片盒(FOUP)106。量测模块126被连接到一系统控制器140，并且提供形成于晶片上的结构的关键尺寸(CD)的高速度资料连接的进入与/或离开系统100。量测模块126包括一光学测量工具104与二基底机器手臂108与120，用以在前开式晶片盒(FOUP)106，一光学测量工具104与负载锁定腔体122之间传送处理前与处理后的基底到。适用于此系统的光学测量工具，包括例如位于Milpitas，California的Nanometrics公司(Incorporated)的工具。系统控制器140连接并控制集成的处理系统100的每一模块。系统控制器140透过对系统100的模块与设备之一直接控制，或者是，通过控制与该些模块与设备相关的计算机(或控制器)，来控制系统100所有的运作。在运作中，系统控制器140使能(enable)从各别的模块与设备的反馈(feedback)以最佳化基底产能。系统控制器140通常包括，例如中央处理器(CPU本文档来自技高网...

【技术保护点】
一种用以控制使用一蚀刻处理来形成一基底上的结构的尺寸的方法，包括：提供一基底，该基底上形成有一图案化的蚀刻掩模；测量配置在该基底上的该掩模的多数个组件的尺寸；使用该些尺寸的测量结果来校正用于一蚀刻处理的一处理方法（ｒ ｅｃｉｐｅ）；以及实施使用该被校正的处理方法的该蚀刻处理，来形成该基底上的多数个结构。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：梅世礼，刘炜，佐佐野弘树，刘奎广，
申请(专利权)人：应用材料有限公司，
类型：发明
国别省市：US[美国]