【技术实现步骤摘要】
本专利技术涉及一种半导体制作工艺,更明确地涉及一种用于提高蚀刻精确度的测试掩模结构。
技术介绍
在半导体装置的制作工艺中,集成电路各部件的形成需大量利用掩模蚀刻的技术。然而在图样设定、制作掩模、曝光、显影、成像到最后蚀刻完成等各步骤中,会因为材料、实际操作之误差等等因素,而无法将所预定之临界尺寸在每个步骤中都百分之百维持。举例来说,以180nm尺寸的图样为例,最初设计布局的设定线宽均为180nm,然而,为了后续可能产生的误差,因此在制作掩模时,在图样密度高的部分维持为线宽180nm,而在中密度的部分,将掩模的线宽临界尺寸放大为200nm,而低密度的部分,则将掩模的线宽临界尺寸放大为220nm,以期望在最后蚀刻出来的图样中,各种密度的区域的线宽均能维持在180nm。但是,有可能最终蚀刻出来的图样,在中密度的区域,线宽是190nm,而低密度区域的线宽为200nm,因此就需要去调整掩模各区域线宽的设定,例如掩模的中密度区域的线宽调整为190nm,而低密度区域的线宽调整为200nm。为了决定生产时掩模所需的各线宽设定,在制造之前,需要利用测试掩模进行测试以了解从应用掩模到蚀刻完成所会造成的偏差。图1显示目前一般所使用的测试掩模之结构,图样的密度分布是从一侧到另一侧由高渐低。以一片110nm版的测试掩模而言,其图案之整体密度为32.2%。然而,对于110nm尺寸的实际产品来说,图样的密度为大约50%,通常为45~48%。由于图样密度的差异,以致利用测试掩模所做的裕度调整有失准确,造成最终蚀刻出来的产品的轮廓劣化。因此,需要一种克服上述问题的解决之道。
技术实现思路
...
【技术保护点】
【技术特征摘要】
1.一种测试掩模结构,包含有至少一个与最终产品线宽与间隔等比例且成固定比例之阵列图样区域,该阵列图样区域依据该固定比例具有第一图样密度;以及至少一个测试掩模区域,具有第二图样密度,其中根据该第一图样密度以及该第二图样密度来调整阵列图样区域的面积与测试掩模区域的面积,以获得所需之图样密度。2.如权利要求1所述的测试掩模结构,其中该测试掩模区域系呈...
【专利技术属性】
技术研发人员:吴文彬,
申请(专利权)人:南亚科技股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。