一种高可靠性的沟槽栅型碳化硅MOSFET器件制造技术

本发明专利技术提供一种高可靠性的沟槽栅型碳化硅MOSFET器件，包括：N+型衬底、N

【技术实现步骤摘要】
一种高可靠性的沟槽栅型碳化硅MOSFET器件


[0001]本专利技术涉及一种半导体器件，更具体地说，本专利技术涉及一种高可靠性的沟槽栅型碳化硅MOSFET器件。

技术介绍

[0002]碳化硅(SiC)材料作为一种宽禁带半导体材料，具有高击穿场强、高饱和电子漂移速率、高热导率等优点，因此碳化硅功率半导体器件可以实现高压、大功率、高频、高温应用，可以提高电力电子装置的效率、降低装置体积和重量，比传统硅基器件更具优越性。
[0003]碳化硅MOSFET是新型宽禁带功率半导体器件之一，相比Si MOSFET或Si IGBT而言，SiC MOSFET具有更低的导通电阻，更强的耐高温能力和更快的开关速度。然而由于其较小的芯片面积、较高的电流密度以及较薄的栅极氧化物，SiC MOSFET的短路可靠性受到考验。目前商业化的碳化硅MOSFET主要分为两类：平面型和沟槽栅型。平面型的制作工艺相对沟槽栅型简单，但是带来的缺点是元胞面积增加以及导通电阻变大。传统的沟槽栅型MOSFET结构如图1所示，其能够实现更小的元胞尺寸，以及更高的沟道迁移率，从而大大降低了器件的导通电阻，是碳化硅MOSFET的重要发展分支。
[0004]沟槽栅型MOSFET相比于平面型MOSFET有更好的沟道利用率，以及消除了JFET区带来的电阻，但是其深槽刻蚀技术在工艺上有较大的挑战。刻蚀表面的形貌，包括刻蚀深度、刻蚀的垂直角度、刻蚀侧壁以及刻蚀底部的粗糙度、槽底角等，都对器件的性能有较大的影响。
[0005]碳化硅沟槽栅型MOSFET工作在阻断状态时，通过N
‑
漂移区中形成的耗尽区来承受较高的反向偏压，由于碳化硅材料具有比较高的临界击穿电场，漂移区槽栅底部的位置会有电场集中效应，在临近击穿时会达到很高的电场。在阻断状态下，氧化层电场强度大约是碳化硅材料中最高电场的2.8倍，再加上曲率效应使得氧化层拐角聚集极高的电场，长时间工作在高电场下会导致栅氧化层发生退化，这就对栅介质的可靠性提出了很高的要求。
[0006]在实际电路中，可能会出现两种短路故障。第一种故障称之带负载短路：器件在正常工作时，负载突然短路，器件就从正常工作状态迅速转换成高压、大电流的工作状态；另一种故障称之为硬开关短路：当器件的初始状态是关断的，负载已经短路，此时突然给器件一个开通信号，漏源极仍然承受很高的电压，则器件从零电流状态迅速跳转至承受大电流的状态。器件短路时，会流过较大的电流，此时器件会产生很高的热量。由于沟槽栅型MOSFET的面积小，比导通电阻小，所以会产生更大的短路电流，对器件的可靠性提出严峻的挑战。

技术实现思路

[0007]本专利技术的目的在于提出一种高可靠性的沟槽栅型碳化硅MOSFET器件。通过在第一P区上部加入一个较低掺杂的N型等效电阻区，从而等效于在器件导通时，在器件的源极区域增加了一个串联电阻。当器件发生短路时，该串联电阻能够起到降低饱和电流的作用，从
而提高了器件的短路能力。
[0008]根据本专利技术一实施例提出了一种高可靠性的沟槽栅型碳化硅MOSFET器件，包括：N+型衬底、位于N+型衬底下方的漏电极、位于N+型衬底上方的N
‑
型漂移区、槽栅区、栅介质、位于N
‑
型漂移区上方的第一P区、位于第一P区上方的N型等效电阻区、位于N型等效电阻区上方的N+接触区、位于N+接触区上方的源电极、位于槽栅区上方的隔离介质区、以及贯通N+接触区、N型等效电阻区并且延伸到第一P区的P+接触区。
[0009]根据本专利技术又一实施例提出了一种高可靠性的沟槽栅型碳化硅MOSFET器件，包括：N+型衬底、位于N+型衬底下方的漏电极、位于N+型衬底上方的N
‑
型漂移区、槽栅区、栅介质、位于N
‑
型漂移区上方的第一P区、位于第一P区上方的N型等效电阻区、位于N型等效电阻区上方的N+接触区、位于N+接触区上方的源电极、位于槽栅区上方的隔离介质区、贯通N+接触区、N型等效电阻区并且延伸到第一P区的P+接触区以及形成于栅介质与N型等效电阻区之间的第二P区，其中N型等效电阻区的掺杂浓度大于N
‑
型漂移区的掺杂浓度且小于N+接触区的掺杂浓度，第二P区的掺杂浓度大于N
‑
型漂移区的掺杂浓度。
[0010]根据本专利技术又一实施例提出了一种高可靠性的沟槽栅型碳化硅MOSFET器件，包括：N+型衬底、位于N+型衬底下方的漏电极、位于N+型衬底上方的N
‑
型漂移区、槽栅区、栅介质、位于N
‑
型漂移区上方的第一P区、位于第一P区上方的N型等效电阻区、位于N型等效电阻区上方的N+接触区、位于N+接触区上方的源电极、位于槽栅区上方的隔离介质区、贯通N+接触区、N型等效电阻区并且延伸到第一P区的P+接触区以及形成于栅介质与N型等效电阻区之间的第二P区，和形成于第一P区和N
‑
型漂移区之间的N_CSL电流扩散区，其中N型等效电阻区的掺杂浓度大于N
‑
型漂移区的掺杂浓度且小于N+接触区的掺杂浓度，第二P区的掺杂浓度大于N
‑
型漂移区的掺杂浓度，N_CSL电流扩散区的掺杂浓度大于N
‑
型漂移区的掺杂浓度且小于N+接触区的掺杂浓度。
[0011]器件所用材料为SiC材料，也可为其他半导体材料。
[0012]本专利技术的有益效果为：当器件发生短路时，N型等效电阻区起到串联电阻的作用，能够降低器件的饱和电流，提高器件的短路能力。
附图说明
[0013]图1为传统的沟槽栅型SiC MOSFET器件；
[0014]图2为本专利技术一实施例的一种高可靠性的沟槽栅型碳化硅MOSFET器件的结构示意图；
[0015]图3为本专利技术一实施例的如图2所示的沟槽栅型碳化硅MOSFET器件在正向导通时的等效电流路径图；
[0016]图4为本专利技术另一实施例的一种高可靠性的沟槽栅型碳化硅MOSFET器件的结构示意图；
[0017]图5为本专利技术另一实施例的一种高可靠性的沟槽栅型碳化硅MOSFET器件的结构示意图；
[0018]图6为本专利技术另一实施例的一种高可靠性的沟槽栅型碳化硅MOSFET器件的结构示意图；
[0019]图7为本专利技术另一实施例的一种高可靠性的沟槽栅型碳化硅MOSFET器件的结构示
意图；
[0020]图8为本专利技术另一实施例的一种高可靠性的沟槽栅型碳化硅MOSFET器件的结构示意图；
[0021]图9为本专利技术另一实施例的一种高可靠性的沟槽栅型碳化硅MOSFET器件的结构示意图；
[0022]图10为本专利技术另一实施例的一种高可靠性的沟槽栅型碳化硅MOSFET器件的结构示意图；
[0023]图11为本专利技术另一实施例的一种高可靠性的沟槽栅型碳化硅MOSFET器件的结构示意图；
[0024]图12为本专利技术另一实施例的一种高可靠性的沟槽栅型碳化硅MOSFET器件的结构示意图；
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高可靠性的沟槽栅型碳化硅MOSFET器件，包括：N+型衬底、位于N+型衬底下方的漏电极、位于N+型衬底上方的N
‑
型漂移区、槽栅区、栅介质、位于N
‑
型漂移区上方的第一P区、位于第一P区上方的N型等效电阻区、位于N型等效电阻区上方的N+接触区、位于N+接触区上方的源电极、位于槽栅区上方的隔离介质区、以及贯通N+接触区、N型等效电阻区并且延伸到第一P区的P+接触区。2.根据权利要求1所述的沟槽栅型碳化硅MOSFET器件，其中所述P+接触区贯通N+接触区、N型等效电阻区、第一P区并延伸到N
‑
型漂移区。3.根据权利要求1所述的沟槽栅型碳化硅MOSFET器件，其中N型等效电阻区的掺杂浓度大于N
‑
型漂移区的掺杂浓度且小于N+接触区的掺杂浓度。4.根据权利要求1所述的沟槽栅型碳化硅MOSFET器件，还包括：形成于第一P区和N
‑
型漂移区之间的N_CSL电流扩散区、形成于P+接触区和N
‑
型漂移区之间的第二N区、形成于栅介质底部的P+屏蔽层或形成于栅介质与N型等效电阻区之间的第二P区中的一个、两个或多个。5.根据权利要求4所述的沟槽栅型碳化硅MOSFET器件，其中当所述沟槽栅型碳化硅MOSFET器件包括N_CSL电流扩散区时，P+接触区贯通N接触区、N型等效电阻区、第一P区并延伸到N_CSL电流扩散区，或者P+接触区贯通N接触区、N型等效电阻区、第一P区、N_CSL电流扩散区并延伸到N
‑
型漂移区。6.根据权利要求5所述的沟槽栅型碳化硅MOSFET器件，其中N_CSL电流扩散区只分布在栅介质侧壁，未分布在栅介质的底部。7.根据权利要求4所述的沟槽栅型碳化硅MOSFET器件，其中N_CSL电流扩散区的掺杂浓度大于N
‑
型漂移区的掺杂浓度且小于N+接触区的掺杂浓度，第二N区的掺杂浓度大于N
‑
...

【专利技术属性】
技术研发人员：盛况，任娜，林超彪，
申请(专利权)人：浙江大学杭州国际科创中心，
类型：发明
国别省市：