用于管芯平铺应用的小芯片优先架构制造技术

本申请题为：用于管芯平铺应用的小芯片优先架构。本文公开的实施例包括电子封装和形成这样的电子封装的方法。在实施例中，电子封装包括：模制层，该模制层具有第一表面和与该第一表面相对的第二表面；和嵌入模制层中的多个第一管芯。在实施例中，多个第一管芯中的每个具有与模制层的第一表面大致共面的表面。在实施例中，电子封装进一步包括嵌入模制层中的第二管芯。在实施例中，第二管芯被安置在多个第一管芯与模制层的第二表面之间。一管芯与模制层的第二表面之间。一管芯与模制层的第二表面之间。

【技术实现步骤摘要】
用于管芯平铺应用的小芯片优先架构


[0001]本公开的实施例涉及电子封装，并且更特定地，涉及具有第一管芯和第一管芯上方的第二管芯的多管芯电子封装以及形成这样的电子封装的方法。

技术介绍

[0002]针对规格（form factor）小型化的需求和针对高性能的增加的集成度正在推动半导体行业中的精密封装方法。嵌入式多管芯互连桥（EMIB）架构所实现的管芯分区虑及了小规格的小型化和高性能而没有用其他方法看到的成品率问题。然而，这样的封装架构需要精细的管芯到管芯互连，其由于差的凸点（bump）厚度变化（BTV）（例如，由于翘曲（warpage）、对组装工具的限制等）而易受到成品率问题影响。
[0003]还已经提出了在细管芯与传统的有机衬底之间使用包含粗节点管芯的补片（patch）的备选方法。这样的架构虑及在不同过程节点（process node）处形成的管芯集成。该架构也有若干限制。特别地，高级节点管芯在封装形成的后期阶段使用热压接合（TCB）附接到较低级节点管芯。因此，管芯放置精度受到TCB工具集（toolset）和翘曲的限制。后期阶段中的TCB附接对补片施加严格的翘曲限制并且推动明显降低的TCB窗口。此外，提出的架构还依赖于附接了高级节点管芯之后的第二载体附接以便实现中级互连（MLI）和封装侧凸点（PSB）。这导致额外的成品率损失。
附图说明
[0004]图1A是根据实施例的多管芯封装的横截面图示，该多管芯封装包括采用面对面配置耦合到第二管芯的多个第一管芯。
[0005]图1B是根据实施例的多管芯封装的横截面图示，该多管芯封装包括采用面对面配置耦合到多个第二管芯的多个第一管芯，其中这些第二管芯通过嵌入式桥而耦合在一起。
[0006]图2A是根据实施例的多管芯封装的横截面图示，该多管芯封装包括耦合到第二管芯的多个第一管芯，其中在第一管芯与第二管芯之间具有阻焊层（solder resist layer）。
[0007]图2B是根据实施例的多管芯封装的横截面图示，该多管芯封装包括耦合到多个第二管芯的多个第一管芯，其中在第一管芯与第二管芯之间具有阻焊层，其中第二管芯通过嵌入式桥而耦合在一起。
[0008]图3A是根据实施例安装到载体衬底的多个第一管芯的横截面图示。
[0009]图3B是根据实施例在多个第一管芯上方设置模制层之后的横截面图示。
[0010]图3C是根据实施例在模制层上方形成柱之后的横截面图示。
[0011]图3D是根据实施例在第二管芯附接到第一管芯之后的横截面图示。
[0012]图3E是根据实施例在第二管芯上方设置模制层之后的横截面图示。
[0013]图3F是根据实施例在模制层上方形成柱之后的横截面图示。
[0014]图3G是根据实施例在模制层上方形成重分布层（RDL）之后的横截面图示。
[0015]图3H是根据实施例在RDL上方设置阻焊层并且使该阻焊层图案化之后的横截面图
示。
[0016]图3I是根据实施例在通过阻焊层设置中级互连（MLI）之后的横截面图示。
[0017]图3J是根据实施例在移除载体之后的横截面图示。
[0018]图4A是根据实施例在多个第二管芯附接到多个第一管芯之后的电子封装的横截面图示。
[0019]图4B是根据实施例在第二管芯上方设置模制层之后的横截面图示。
[0020]图4C是根据实施例在跨第二管芯附接桥之后的横截面图示。
[0021]图4D是根据实施例在第二管芯上方形成模制层和RDL之后的横截面图示。
[0022]图4E是根据实施例在移除载体之后的横截面图示。
[0023]图5A是根据实施例具有种子（seed）层的第一载体的横截面图示。
[0024]图5B是根据实施例在种子层上方设置阻焊层并且使该阻焊层图案化之后的横截面图示。
[0025]图5C是根据实施例在将互连设置到阻焊开口中之后的横截面图示。
[0026]图5D是根据实施例在第一管芯附接到互连之后的横截面图示。
[0027]图5E是根据实施例在移除第一载体并且将第二载体附接到封装之后的横截面图示。
[0028]图5F是根据实施例在第二管芯附接到第一管芯之后的横截面图示。
[0029]图5G是根据实施例在第二管芯上方形成RDL并且移除第二载体之后的横截面图示。
[0030]图6A是根据实施例具有附接到第一管芯的多个第二管芯的封装的横截面图示。
[0031]图6B是根据实施例在跨第二管芯附接桥之后的横截面图示。
[0032]图6C是根据实施例在第二管芯上形成RDL并且移除第二载体之后的横截面图示。
[0033]图7是根据实施例包括多芯片封装的电子系统的横截面图示。
[0034]图8是根据实施例构建的计算设备的示意图。
具体实施方式
[0035]本文描述了根据各种实施例具有第一管芯和第一管芯上方的第二管芯的多管芯电子封装以及形成这样的电子封装的方法。在下面的描述中，将使用本领域内技术人员通常采用的术语来描述说明性实现的各个方面以向本领域其他技术人员传达它们的工作实质。然而，本领域技术人员将明白，本专利技术可以仅用所描述的方面中的一些来实践。为了说明的目的，阐述特定数字、材料和配置以便提供对说明性实施例的透彻理解。然而，本领域技术人员将明白，本专利技术可以在没有特定细节的情况下实践。在其他实例中，省略或简化众所周知的特征以免混淆说明性实现。
[0036]各种操作将进而采用对于理解本专利技术最有帮助的方式描述为多个分立操作，然而，描述的顺序不应该解释为意指这些操作必定依赖于顺序。特别地，这些操作不需要按呈现的顺序执行。
[0037]如上文指出的，多管芯封装提供了持续缩放到较小规格同时还获得高级性能的能力。然而，当前的架构受到组装问题的困扰，这些组装问题对成品率产生负面影响。因此，本文公开的实施例包括下述多管芯封装：其利用使翘曲和对准问题最小化的工艺流程来组
装。
[0038]特别地，本文公开的实施例包括高级过程节点处的多个第一管芯和低级过程节点处的一个或多个第二管芯。在实施例中，第一节点在封装组装的初始阶段被放置到封装中。提早放置第一管芯具有若干优势。一方面，放置过程可以用管芯安装器（mounter）代替热压接合（TCB）工具来实现。管芯安装器具有一定的放置精度，其比TCB工具精确一个数量级。另外，在第一管芯的早期放置期间翘曲更少。
[0039]在实施例中，将低级节点第二管芯附接到第一管芯也具有较大的TCB窗口。因为封装仍附接到在原处（in place）的尺寸稳定的（例如，玻璃）载体上的第一管芯，这导致低翘曲，所以TCB窗口被改进。另外，实施例虑及移除载体之前的中级互连（MLI）和PSB形成。因此，避免形成这样的特征另外所需要的额外载体。
[0040]现在参考图1A，示出根据实施例的多管芯电子封装100的横截面图示。在实施例中，电子封装100可以包本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多管芯电子封装，包括：第一模制层中的第一管芯，所述第一管芯包括互连，所述第一管芯具有有源表面，并且所述第一管芯具有多个贯穿衬底通孔；所述第一模制层中的第一多个通孔，所述第一多个通孔与所述第一管芯的第一侧横向相邻，所述第一多个通孔中的每个从所述第一模制层的顶面延伸到所述第一模制层的底面；所述第一模制层中的第二多个通孔，所述第二多个通孔与所述第一管芯的第二侧横向相邻，所述第二多个通孔中的每个从所述第一模制层的所述顶面延伸到所述第一模制层的所述底面；第二管芯，所述第二管芯电耦合到所述第一管芯，并且所述第二管芯电耦合到所述第一多个通孔；第三管芯，所述第三管芯电耦合到所述第一管芯，所述第三管芯通过所述第一管芯的所述互连电耦合到所述第二管芯；以及第二模制层，所述第二模制层在所述第二管芯和所述第三管芯之间并且与所述第二管芯和所述第三管芯接触。2.如权利要求1所述的多管芯电子封装，其中，所述第二模制层进一步沿着所述第二管芯和所述第三管芯的最外侧。3.如权利要求1所述的多管芯电子封装，其中，所述第二模制层具有与所述第二管芯的上表面共面的上表面。4.如权利要求1所述的多管芯电子封装，其中，所述第二模制层进一步在所述第二管芯和所述第一管芯之间以及所述第三管芯和所述第一管芯之间。5.如权利要求1所述的多管芯电子封装，其中，所述第二模制层的所述上表面与所述第三管芯的上表面共面。6.如权利要求1所述的多管芯电子封装，其中，所述第二管芯通过直接在所述第三管芯和所述第二管芯之间的电通路电耦合到所述第三管芯。7.如权利要求1所述的多管芯电子封装，其中，所述第三管芯与所述第二管芯共面。8.如权利要求1所述的多管芯电子封装，还包括：所述第二管芯和所述第三管芯之间的第四管芯，所述第四管芯耦合到所述第一管芯。9.如权利要求1所述的多管芯电子封装，还包括：竖直在所述第一管芯下方的多个中级互连。10.如权利要求9所述的多管芯电子封装，还包括：所述第一管芯下方的阻焊剂，其中，所述多个中级互连在所述阻焊剂中。11.一种多芯片电子封装，包括：包括互连的第一管芯，所述第一管芯具有顶面、底面、第一侧和第二侧，所述第二侧与所述第一侧相对，并且所...

【专利技术属性】
技术研发人员：S皮坦巴拉姆，G段，D库尔卡尼，R曼帕利，X郭，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：