具有倾斜布线的半导体集成电路及其布图方法技术

提供一种不必延长布线长度、利用实际的处理时间来进行布线设计的半导体集成电路。在具有多层布线层的布图平面上设置具有引线的晶体管、单元和兆单元。在整个布图平面上设定初始指定区域，在初始指定区域内的布线层上指定布线方向。在初始指定区域内指定再指定区域，改变再指定区域内的布线层的布线方向。根据布线方向经过布线层来形成连接引线之间的布线。

【技术实现步骤摘要】

本专利技术涉及配置晶体管、单元和兆单元等的逻辑单元、在逻辑单元之间采用倾斜布线进行连接的半导体集成电路。
技术介绍
由于在半导体集成电路中利用多条布线来连接晶体管、单元和兆单元(メガセル)等的逻辑单元的多个引线，因此布线和布线就会交叉。为此，半导体集成电路就具有多层布线层并在布线层内配置有布线。由于将交叉的布线配置在不同的布线层中，就可能产生交叉。一般地，将布线层中的布线配置的布线方向固定在纵向或横向的一个方向上。在一个方向上固定的布线方向称为优先布线方向。根据优先布线方向进行布线是为了在引线之间设计布线时方便。在布线方向设计为纵向和横向正交布线的情况下，通过在布线层上设定纵向为横向的优先布线方向，就能够使在不同方向上引进的布线的交叉变容易，并能够缩短设计布线所需的时间。此外，对于至少四层的布线层，有在各个布线层上，设定纵向、横向、倾斜45度的方向、倾斜135度的方向的四个方向作为优先布线方向来进行布线的半导体集成电路。在有在多个布线层上，设定纵向、横向、倾斜45度的方向、倾斜135度的方向的四个方向作为优先布线方向来进行布线的半导体集成电路中，在存储器等的微处理单元附近的布线区域中，多数要求在纵向和横向两个方向上布线，而少数要求连接沿倾斜45度的方向和倾斜135度的方向的两个方向配置的布线。但是，在纵向的布线中，只能使用优先布线方向为纵向的布线层，未纳入优先布线方向为纵向布线层的纵向布线利用倾斜45度的方向和倾斜135度的方向为优先布线方向的布线层来进行锯齿状布线。并且，布线长度就必须更长。另一方面，如果在布线层中不设定优先布线方向，在一个布线层内，在正交布线的情况下，在纵向和横向、倾斜布线也可以的情况下，在纵向、横向、倾斜45度的方向和倾斜135度的方向上可进行布线的方法中，就能够提高布线设计的自由度，由于增加了用于获得的布线路径的计算量，所以就不可能按现实的处理时间来进行大规模电路的半导体集成电路的布线。
技术实现思路
本专利技术的半导体集成电路，包括在核心区内配置的逻辑单元的内侧区域和邻近的外侧区域以及所述核心区的外周内侧区域的至少一个区域内、并且在多层布线层的至少一层的指定布线层内，在0度、45度、90度和135度方向中的单一方向的第一方向上布线的多条第一布线；以及在所述指定区域之外的布线区域中、并且在所述指定布线层内，在与所述第一方向不同的0度、45度、90度和135度方向中的单一方向的第二方向上布线的多条第二布线。附图说明图1是实施例1的半导体集成电路的设计装置的结构图。图2是实施例1的半导体集成电路的设计方法的流程图。图3是实施例1的半导体集成电路布图的设计方法的流程图。图4是实施例1的半导体集成电路布图的设计过程中的示意图。图5是表示初始指定区域内的布线层和布线层的布线方向的数据库的图表。图6是根据初始指定区域内的布线层和布线层的布线方向，进行布线的模式图。图7是实施例1的半导体集成电路布图的设计过程中的示意图。图8和9是表示再指定区域内的布线层和变更前后的布线层的布线方向的数据库的图表。图8涉及在矩形半导体集成电路的角部配置的兆单元的上方的布线层的布线方向。图9涉及与在矩形半导体集成电路的角部配置的兆单元相邻的再指定区域的布线层的布线方向。图10是根据在矩形半导体集成电路的角部配置的兆单元上和邻接兆单元的再指定区域内的布线层的布线方向进行布线的模式图。图11是表示再指定区域内的布线层和变更前后的布线层的布线方向的数据库的图表。图11涉及与在半导体集成电路的中央配置的兆单元相邻的再指定区域的上方的布线层的布线方向。图12是根据与在半导体集成电路的中央配置的兆单元相邻的再指定区域内的布线层和布线层的布线方向进行布线的模式图。图13-图16是表示再指定区域内的布线层和变更前后的布线层的布线方向的数据库的图表。图13涉及在半导体集成电路中央配置的兆单元的上方的再指定区域的布线层的布线方向。图14涉及在半导体集成电路的边上配置的兆单元的上方的再指定区域的布线层的布线方向。图15涉及在没有配置兆单元的半导体集成电路的角部设定的再指定区域的布线层的布线方向。图16涉及在没有配置兆单元的半导体集成电路的边上设定的再指定区域的布线层的布线方向。图17是实施例2的半导体集成电路布图的设计方法的流程图。图18是表示再指定区域内的布线层和变更前后的布线层的布线方向的数据库的图表。图19-图22是实施例2的半导体集成电路布图的设计过程中的布线图。图23是实施例3的半导体集成电路的典型的布图的顶视图。图24是实施例3的半导体集成电路的典型的布图的剖面图。图25是表示初始指定区域内的布线层和布线层的布线方向的数据库的图表。图26-图29是实施例3的半导体集成电路的布图的顶视图。具体实施例方式见参照附图来说明本专利技术的各个实施例。应当注意，在整个附图中，相同或相似参考标记表示相同或类似部件和元件，并且将省略或简化相同或类似部件和元件的说明。第一实施例如图1所示，本专利技术的实施例1的半导体集成电路的设计装置1包括系统设计部2、功能设计部3、逻辑电路设计部4和布图设计部5。布图设计部5包括单元配置部6、初始区域设定部7、方向指定部8、区域先行设定部9、方向先行改变部10、布线部11、迂回判定部12、再指定判定部13。再有，半导体集成电路的设计装置1也可以是计算机、也可以通过执行写入计算机程序中的操作程序来完成半导体集成电路的设计装置1。如图2中所示，对于本专利技术的实施例1的半导体集成电路设计方法，首先在步骤S1中，在系统设计部2中进行包括半导体集成电路的系统的设计。在步骤S2中，在功能设计部3中根据系统来设计半导体集成电路所需的功能。在步骤S3中，在逻辑电路设计部4中根据功能来设计半导体集成电路的逻辑电路。在步骤S4中，在布图设计部5中根据逻辑电路来设计半导体集成电路的布图。结束半导体集成电路的设计方法。再有，步骤S4的详情在图3的半导体集成电路布图的设计方法中示出。半导体集成电路的设计方法，作为操作程序能够利用计算机可实行的半导体集成电路的设计程序加以表现。通过在计算机中执行该半导体集成电路的设计程序，就能够实施半导体集成电路的设计方法。简要说明本专利技术的实施例1的半导体集成电路布图的设计方法。首先，在图3的步骤S11中，在单元配置部6中，在布图平面上配置晶体管、单元和兆单元。布图平面具有多层布线层。然后，在步骤S12中，在初始区域设定部7中，在整个布图平面中设定初始指定区域。在步骤S13中，在方向指定部8中，在初始指定区域内的布线层中指定布线方向。在步骤S14中，在区域先行设定部9中，在初始指定区域内指定再指定区域。在步骤S15中，在方向先行改变部10中，根据预先记录的数据库来变更再指定区域中的布线层的布线方向。在步骤S16中，在布线部11中，根据布线方向，经过布线层形成连接引线间的布线。在步骤S17中，在迂回判定部12中，判定布线是否为迂回布线。如果布线不是迂回布线，那么就停止半导体集成电路布图的设计方法。如果布线是迂回布线，那么就进行步骤S18。在判定布线是否为迂回布线的过程中，也可以在连接的引线之间的距离或布线中存在布线分支点的情况下，判定布线的长度是否为引线和布线分支点之间的距离或布线分支点之间的距离与2本文档来自技高网...

【技术保护点】
一种半导体集成电路，其特征在于，包括在核心区内配置的逻辑单元的内侧区域和邻近的外侧区域以及所述核心区的外周内侧区域的至少一个区域内、并且在多层布线层的至少一层的指定布线层内，在０度、４５度、９０度和１３５度方向中的单一方向的第一方向上布线的多条第一布线；以及在所述指定区域之外的布线区域中、并且在所述指定布线层内，在与所述第一方向不同的０度、４５度、９０度和１３５度方向中的单一方向的第二方向上布线的多条第二布线。

【技术特征摘要】
JP 2003-11-10 2003-3801561.一种半导体集成电路，其特征在于，包括在核心区内配置的逻辑单元的内侧区域和邻近的外侧区域以及所述核心区的外周内侧区域的至少一个区域内、并且在多层布线层的至少一层的指定布线层内，在0度、45度、90度和135度方向中的单一方向的第一方向上布线的多条第一布线；以及在所述指定区域之外的布线区域中、并且在所述指定布线层内，在与所述第一方向不同的0度、45度、90度和135度方向中的单一方向的第二方向上布线的多条第二布线。2.根据权利要求1所述的半导体集成电路，其特征在于，所述第一布线和所述第二布线是连接在所述核心区内配置的多个逻辑单元之间的布线。3.根据权利要求1所述的半导体集成电路，其特征在于，所述逻辑单元是兆单元或标准单元阵列或I/O单元。4.根据权利要求1所述的半导体集成电路，其特征在于，所述逻辑单元是兆单元，所述区域位于两个所述逻辑单元之间，所述第一方向是平行于所述区域的两侧的两个所述逻辑单元的边的方向。5.根据权利要求1所述的半导体集成电路，其特征在于，所述逻辑单元是兆单元，所述区域是所述逻辑单元的邻近外侧区域，并且是所述核心区的外周内侧区域，所述第一方向是平行于所述区域两侧的所述逻辑单元的边和所述核心区的边的方向。6.根据权利要求1所述的半导体集成电路，其特征在于，所述区域位于与所述核心区的边邻接的所述逻辑单元的所述内侧区域，所述第一方向是与所述边平行的方向。7.根据权利要求1所述的半导体集成电路，其特征在于，所述区域位于与所述核心区的边邻接的所述逻辑单元的所述内侧区域，所述区域与所述核心区的边邻接的I/O单元邻接，所述第一方向是与所述边垂直的方向。8.根据权利要求1所述的半导体集成电路，其特征在于，所述逻辑单元是兆单元，所述区域位于与所述核心区的边邻接的所述逻辑单元的所述邻近外侧区域，并且位于所述核心区的外周内侧区域，所述区域与所述核心区的边邻接的I/O单元邻接，所述第一方向是与所述边垂直的方向。9.一种用于在半导体集成电路中路由选择导线的方法，其特征在于，包括在具有多层布线层的布图平面上配置逻辑单元，在整个所述布图平面上设定初始区域，对各所述初始区域内的所述布线层中指定布线方向，在所述初始区域内指定再指定区域，改变所述再指定区域内的所述布线层的所述布线方向，根据所述布线方向，形成经过所述布线层的布线。10.根据权利要求9所述的方法，其特征在于，还包括进一步判定所述布线是否为迂回布线，如果所述布线为迂回布线，就再次实施改变所述布线方向并形成所述布线。11.根据权利要求10所述的方法，...

【专利技术属性】
技术研发人员：奥村淳之，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[]