半导体场效应晶体管器件及其形成方法技术

本发明专利技术涉及减少应变层场效应晶体管中位错导致的泄漏的方法。本发明专利技术提供了一种制造半导体场效应晶体管比如应变Ｓｉ　　ｎ－ＭＯＳＦＥＴ的结构和方法，其中，跨越源极和漏极的位错或者晶体缺陷被重ｐ型掺杂剂部分占据。最好，该应变层ｎ－ＭＯＳＦＥＴ包括Ｓｉ、ＳｉＧｅ或者ＳｉＧｅＣ多层结构，该多层结构在源极和漏极之间的区域包括优先占据位错位置的杂质原子，以防止源极和漏极因为沿着位错的掺杂剂扩散而短接。用本发明专利技术形成的器件不受与位错相关的缺陷的故障的影响，因此对于工艺和材料的变化更有鲁棒性。从而，本发明专利技术放松了降低ＳｉＧｅ缓冲层中的线形位错浓度的要求，因为所述器件可以不管有限数量的位错的存在而仍能工作。

【技术实现步骤摘要】

本专利技术涉及半导体和晶体管，尤其涉及Si/SiGe应变层场效应晶体管(Si/SiGe strained-layer field-effect transistors)。
技术介绍
使用应变Si制造的半导体Si/SiGe应变层MOSFET由于在应变Si层中具有更高的载流子迁移率而有提高性能的潜能。Si中的应变一般是这样形成的首先形成一个松弛的SiGe层，然后在顶部外延生长Si层。由于SiGe的晶格常数比Si大，Si会处在拉伸应变状态下。下面的松弛的SiGe层可以以多种方式形成，但是一般是通过在Si衬底上生长分级Ge含量的SiGe层，接着生长一个厚的成份恒定SiGe层形成的。SiGe的松弛是通过在初始生长界面附近的位错形成，并具有相当高密度(浓度)(约106cm-2-108cm-2数量级)的线形位错(threading dislocation)延伸到样本表面。这些线形位错在生长应变Si盖层之后继续延伸到样本表面，在高温处理期间，如果线形位错沿着松弛SiGe层和应变Si层的界面滑移，则可以形成另外的错配位错(misfit dislocation)。线形和错配位错会在在这些层上制造的短沟道MOSFET中导致器件故障，尤其是如果位错从源极注入区一直延伸到漏极注入区的话。在这种情况下，来自源极和漏极的掺杂剂会沿着位错析出，形成从源极到漏极的直接“管道”，导致器件泄漏。这对于n-MOSFET尤其如此，因为源极和漏极中的n型掺杂剂原子(一般是P和As)要比阱区中的p型掺杂剂原子(通常是B)大。由于较大的原子会优先占据位错位置，n-MOSFET更倾向于受到上述类型的与位错相关的缺陷(故障)的影响。图1(a)和1(b)是位错导致的泄漏的机制的示意图。具体地，图1(a)图示了形成在两个介电隔离区12a、12b之间的松弛SiGe上应变Sin-MOSFET器件10。由于是用现有技术中已知的技术制造的，该n-MOSFET包括p型掺杂的松弛SiGe衬底层15，其包括在松弛SiGe层上形成的应变Si沟道层18，在相应的n型漏极和源极区12a、12b之间形成Si/SiGe界面22。在生长的应变Si层的顶部形成一个栅极介电层28(例如氧化物比如二氧化硅)以及在其上形成的栅极30。如图1所示，n-MOSFET可以形成从衬底15向上突出的线形位错25，其沿着Si/SiGe界面22滑移，然后终止于表面。如上所述，SiGe的松弛是通过在初始生长面22附近的错配位错的形成，并有相当高密度的线形位错延伸到样本表面。这些线形位错在生长应变Si盖层之后继续延伸到样本表面，在高温处理期间，如果线形位错沿着松弛SiGe层25和应变Si层18的界面滑移，则可以形成另外的错配位错。在退火处理之后，来自源极和漏极20a、20b的n型掺杂剂会沿着位错析出。如果栅极长度足够短，所述掺杂剂就会汇合而在源极和漏极之间形成泄漏路径，如图1(b)所示。图2图示了对于具有位错导致的泄漏的应变Si n-MOSFET，漏极电漏Id对棚极电压Vg的曲线50。该数据表明，直接从源极到漏极(不是从源极到本体或者从漏极到本体，Ib)发生了泄漏，导致关断性能不好以及亚阈值区(subthreshold region)中的高泄漏(Vgs＜0)。到目前为止，试图克服位错导致的泄漏问题的主要方法是要降低松弛SiGe材料中初始位错的浓度，并确保应变Si层的厚度小于热力学稳定性的临界厚度。这些方法在减少位错导致的泄漏方面是成功的，但是非常难以完全消除线形位错以及工艺导致的错配位错。随着Ge的含量的增加，与缺陷相关的问题被加剧了，因为具有较高Ge含量的松弛SiGe层倾向于具有较高的线形位错密度，要求较薄的Si盖层来防止错配的形成。因此，即使改善衬底材料可以减少因为位错导致的故障的数量，但是对于需要非常高的集成度的应用来说，这样的改进并不够。在集成度高的应用中，即使非常少量的器件具有位错导致的泄漏也是不可容忍的。掺杂剂原子与位错的相互作用已经得到了广泛的研究。目前已经发现，重掺杂剂原子，比如In，可以析出到Si中的位错范围的端部，这比如在Noda et al.，J.Appl.Phys.88，4980(2000)中有描述。向Si中注入重中性杂质比如Sn的效果例如在C.Claeys et al.，J Electrochem.Soc.148，G738(2001)中进行了研究，发现Sn可以作为空穴吸收剂。这些结果因而表明Sn也可以用作位错吸收剂。Kaplan et al.，Phys.Rev.B 58，12865(1998)也注意到了析出到Si中的位错处的Ga杂质可以构成量子线导电通路。但是，还没有提出这样的结构或者方法可以用掺杂剂和/或中性杂质原子来有意地占据位错附近的区域，以在应变层MOSFET中防止位错导致的泄漏。因而，非常希望提供一种减少应变层MOSFET中的泄漏同时不需要消除缺陷本身的方法和结构。
技术实现思路
本专利技术的一个目的是提供一种减少应变层MOSFET中的泄漏同时不需要消除缺陷本身的方法和结构。本专利技术涉及在位错附近引入优先占据位错位置或者区域的掺杂剂种类，从而防止沿着位错扩散而桥接源极和漏极的掺杂剂导致的泄漏。根据本专利技术的第一方面，提供了一种半导体场效应晶体管器件，包括用第一种掺杂剂掺杂的第一半导体材料层；注入了第二种相反类型的掺杂剂的源极区和漏极区；用介电区与所述第一层隔开，并位于所述源极和漏极之间的栅极；衬底具有一个或者多个位错或者晶体缺陷从源极区连续地延伸到漏极区，注入闭锁杂质(blocking impurity)掺杂剂材料而部分地或者全部地占据位错缺陷，其中，所述闭锁杂质掺杂剂材料基本上抑制了注入的源极和漏极掺杂剂沿着所述位错或者晶体缺陷扩散。根据本专利技术的第二方面，提供了一种形成半导体场效应晶体管器件的方法，包括下列步骤a)形成第一半导体结构，其包括具有非零数量的线形位错、用第一种掺杂剂掺杂的材料；b)在所述半导体结构中注入闭锁杂质；c)热处理所述半导体结构，使得所述闭锁杂质析出到现有的线形位错，所述闭锁杂质还析出到可能由于热处理而产生的新的位错；d)在所述半导体结构的顶部形成一个介电层，形成一个栅极区，并在该介电区上形成一个栅极，所述半导体结构的在该栅极正下方的一部分形成一个沟道区，所述半导体结构的在所述沟道区下方的一部分形成一个阱区；以及e)在所述半导体结构中在所述栅极区的相对两侧注入杂质，形成源极区和漏极区，使得所述源极区和漏极区在每一侧与所述沟道区和阱区相接，其中，位错或者晶体缺陷从源极区连续地延伸到漏极区，所述晶体缺陷的紧挨的附近区域基本上被所述闭锁杂质掺杂剂占据。本专利技术的器件和制造方法有利地放松了降低SiGe缓冲层中的线形位错浓度的要求，因为所述器件可以不管有限数量的位错的存在而仍能工作。附图说明结合下面的说明、权利要求和附图可以更好地理解本专利技术的设备和方法的其它特征和优点。附图中图1(a)是松弛SiGe上应变Si n-MOSFET的示意剖面图；图1(b)是带有线形和错配位错的松弛SiGe上应变Si n-MOSFET的示意剖面图，其中源极和漏极掺杂剂已经沿着位错析出，形成源极和漏极之间的泄漏路径；图2是试验数据的曲线图，图解了短沟道松弛SiGe上应变Sin-MOSF本文档来自技高网...

【技术保护点】
一种半导体场效应晶体管器件，包括：用第一种掺杂剂掺杂的第一半导体材料层；注入了第二种相反类型的掺杂剂的源极区和漏极区；用介电区与所述第一层隔开，并位于所述源极和漏极之间的栅极；所述衬底具有一个或者多个位错或者 晶体缺陷从源极区连续地延伸到漏极区，以及闭锁杂质掺杂剂材料，其部分地或者全部地占据所述位错缺陷，其中，所述闭锁杂质掺杂剂材料基本上抑制了所述注入的源极和漏极掺杂剂沿着所述位错或者晶体缺陷扩散。

【技术特征摘要】
US 2003-11-19 10/717,2791.一种半导体场效应晶体管器件，包括用第一种掺杂剂掺杂的第一半导体材料层；注入了第二种相反类型的掺杂剂的源极区和漏极区；用介电区与所述第一层隔开，并位于所述源极和漏极之间的栅极；所述衬底具有一个或者多个位错或者晶体缺陷从源极区连续地延伸到漏极区，以及闭锁杂质掺杂剂材料，其部分地或者全部地占据所述位错缺陷，其中，所述闭锁杂质掺杂剂材料基本上抑制了所述注入的源极和漏极掺杂剂沿着所述位错或者晶体缺陷扩散。2.如权利要求1所述的半导体场效应晶体管器件，其中，所述第一半导体材料层包括从Si、SiGe、SiGeC或者Ge中选取的材料。3.如权利要求1所述的半导体场效应晶体管器件，其中，所述第一半导体材料层包括一个多层结构，该多层结构包括从Si、SiGe、SiGeC或者Ge中选取的材料。4.如权利要求1所述的半导体场效应晶体管器件，其中，所述第一半导体材料层包括SiGe松弛衬底。5.如权利要求1所述的半导体场效应晶体管器件，其中，所述第二类型的所述源极和漏极掺杂剂包括单独的P、As或者Sb或者它们的组合，所述闭锁杂质为In。6.如权利要求1所述的半导体场效应晶体管器件，其中，所述第二类型的所述源极和漏极掺杂剂包括单独的B或者In或者它们的组合，所述闭锁杂质为Sb。7.如权利要求1所述的半导体场效应晶体管器件，其中，所述闭锁杂质为中性杂质。8.如权利要求7所述的半导体场效应晶体管器件，其中，所述闭锁杂质为IV族杂质。9.如权利要求7所述的半导体场效应晶体管器件，其中，所述闭锁杂质为单独的C、Sn或者Pb或者它们的组合。10.一种形成半导体场效应晶体管器件的方法，包括下列步骤a)形成第一半导体结构，其包括用第一种掺杂剂掺杂的材料，使得所述半导体结构包括非零数量的线形位错；b)在所述半导体结构中注入闭锁杂质；c)热处理所述半导体结构，使得所述闭锁杂质析出到现有的线形位错处，所述闭锁杂质还析出到可能由于所述热处理而产生的新的位错处；d)在所述半导体结构的顶部形成一个介电层，以形成一个栅极区，并在该介电区上形成一个栅极，所述半导体结构的在该栅极正下方的一部分形成一个沟道...

【专利技术属性】
技术研发人员：史蒂文J科斯特，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]