多芯片封装制程方法技术

本发明专利技术为有关一种多芯片封装制程方法，于封装载板于固晶区的至少一侧边分别设有外接引脚，并于固晶区处固设有第一芯片、第二芯片，且第一芯片、第二芯片分别包含有内部电路的晶体管层、多个金属层、多个过孔层及焊垫层等，而第一芯片于制程中可依据第二芯片的不同设计变化，进行至少一层的金属层、过孔层与多个虚设焊垫的设计修改，并于进行封装前测试之后再对第一芯片、第二芯片进行晶粒切割及黏晶、打线、封装及封装后测试，以成型车用的多芯片，达到第一芯片仅需修改至少一层或一层以上的层面，即可配合第二芯片设计变化进行多芯片封装制程的目的。制程的目的。制程的目的。

【技术实现步骤摘要】
多芯片封装制程方法


[0001]本专利技术提供一种多芯片封装制程方法，尤指行车电脑的芯片设计制作，通过封装载板上的第一芯片上固设有第二芯片，第一芯片可依据第二芯片的不同设计供进行所需的至少一层或一层以上的层面修改，即可进行车用芯片设计、封装，而达到节省设计经费、方便加工、制作的目的。

技术介绍

[0002]按，一般行车用电脑使用的车用芯片，大都采用四方无引脚状(QFN)封装方式的车用芯片，且此种型式的车用芯片在设计时为了堆叠二颗芯片(请同时参阅图5、图6、图7所示)，而位于上方的上方芯片A的制作为依据下列各步骤实施：
[0003]步骤E01：上方芯片A基本功能设计；步骤E02：晶体管层制作；步骤E03：第一金属层制作；步骤E04：第一过孔层制作；步骤E05：第二金属层制作；步骤E06：第二过孔层制作；步骤E07：第三金属层制作；步骤E08：第三过孔层制作；步骤E09：第四金属层制作；步骤E10：焊垫层制作；步骤E11：封装前测试；暂时完成上方芯片A的制作，并进行下方芯片B的制作，依据下列各步骤实施：
[0004]步骤F01：下方芯片基本功能设计；步骤F02：晶体管层制作；步骤F03：第一金属层制作；步骤F04：第一过孔层制作；步骤F05：第二金属层制作；步骤F06：第二过孔层制作；步骤F07：第三金属层制作；步骤F08：第三过孔层制作；步骤F09：第四金属层制作；步骤F10：焊垫层制作；步骤F11：线路重新布局〔RDL〕设计；步骤F12：第一层聚合物(1st Polymer)制作；步骤F13：重布线金属层制作；步骤F14：第二层聚合物(2nd Polymer)制作；步骤F15：球下金属层(UBM Layer)制作；步骤F16：封装前测试；步骤E12：上方芯片A固设于上述步骤E01～E11制作的下方芯片B上；步骤E13：晶粒切割及黏晶；步骤E14：打线；步骤E15：封装；步骤E16：封装后测试[FT]；步骤E17：完成车用芯片的制作。
[0005]但上方芯片A与下方芯片B是不同厂商所生产制作，因不同厂商所制造的芯片A、B其线路、焊接垫脚位等设计配置的方式均不同、相邻间距W1、W2亦有差距，而下方芯片B的焊垫B2必须配合上方芯片A的焊垫A2进行预设线路的布局、配置及焊垫脚位的调整等，但若欲更换不同厂商制造的上方芯片A时，下方芯片B的线路布局、配置及焊垫脚位等都必须重新设计、调整，封装完成后的车用芯片又必须重新进行测试，相当耗时费工、极不符合经济效益，则如何解决目前车用芯片焊接引线设置，其于进行封装时容易重叠、接触而导致短路、失败的问题与困扰，且欲更换所使用的堆叠芯片时，必须进行线路布局、焊接引线等重新设计、调整的麻烦与缺失。
[0006]再者，该上方芯片A与下方芯片B在堆叠制作时，其位于上方芯片A的焊接引线A1(Bonding Wire)必须注意角度、不同信号的焊接引线A1之间不能交错、位于上方芯片A与下方芯片B的焊接引线A1、B1必须形成高度差、不能产生重叠接触，否则会有短路的情况，但在进行封装制程时因封装压力、胶体模流等因素，相当容易导致邻近的焊接引线A1、B1下沉、弯区或偏移等，而形成焊接引线A1、B1发生重叠、接触的短路现象(如图5、图6的左上角及右
下角位置，以环圈标示处所示)，造成车用芯片封装失败、不能使用的问题，亦造成产品不良率提升的缺失，则为了保持二芯片A、B焊接引线A1、B1形成高度差，导致车用芯片封装后具有较高的厚度，即不易符合电子产品轻、薄、短、小的设计理念诉求，则现有上方芯片A、下方芯片B在设计、制作时必须依据不同线路、焊接垫脚位等而重新设计各金属层、各过孔(VIA)层及焊垫层等设计的麻烦与缺失，更换不同厂商制作的上方芯片A时，原有的下方芯片B即形成无法应用的库存，导致制作成本增加，且重新设计下方芯片B的线路布局，重新制作不同的下方芯片B以配合不同厂商的上方芯片A，亦必须支付重新设计下方芯片B的费用，更不符合经济效益，即为从事此行业的相关厂商所亟欲研究改善的方向所在。

技术实现思路

[0007]故，专利技术人有鉴于上述的问题与缺失，乃搜集相关资料，经由多方评估及考量，并以从事于此行业累积的多年经验，经由不断研发及修改，始设计出此种可解决车用芯片的设计、制造时的缺失的四方平面封装形式的车用芯片制程方法的专利技术专利诞生。
[0008]本专利技术的主要目的乃在于该四方平面封装的多芯片，于封装载板于固晶区的至少一侧边分别设有外接引脚，并于固晶区处固设具有内部电路的第一芯片、第二芯片，且第一芯片、第二芯片分别包含内部电路的晶体管层、多个金属层、多个过孔层及焊垫层等，而第一芯片于制程中可依据第二芯片的不同设计变化，进行至少一层的金属层、过孔层与第一焊垫层的多个虚设焊垫的设计修改，并于进行封装前测试之后，再对第一芯片、第二芯片进行晶粒切割及黏晶、打线、封装及封装后测试，以成型车用的多芯片，达到第一芯片仅需修改至少一层或一层以上的层面，即可配合第二芯片设计变化进行多芯片封装制程的目的。
[0009]本专利技术的次要目乃在于该第一芯片的内部电路包含晶体管层、多个金属层及多个过孔层，其各金属层上分别设有呈X轴向或Y轴向的线路，且各过孔层为设置于上、下二相邻的金属层之间，并具有用以连接上、下二相邻金属层的线路的导通孔，而该第一芯片的第一焊垫层于内部电路的至少一侧边通过多个线路依序电性连设有多个输入及输出单元、多个第一焊垫，并于内部电路的至少一侧边与多个输入及输出单元之间设有多个虚设焊垫，该第一芯片的内部电路设有利用多个金属层的预设线路分别电性连接于内部电路的晶体管层、第一焊垫层的各虚设焊垫、各输入及输出单元各、各第一焊垫，再于第一芯片的内部电路的晶体管层上固设第二芯片，以进行后续的晶粒切割及黏晶、打线、封装与测试等制程的步骤。
[0010]本专利技术的另一目乃在于该第一芯片的内部电路包含晶体管层、多个金属层及多个过孔层，其各金属层上分别设有呈X轴向或Y轴向的线路，且各过孔层为设置于上、下二相邻的金属层之间，并具有用以连接上、下二相邻金属层的线路的导通孔，则该第一芯片的第一焊垫层于内部电路的至少一侧边通过多个线路依序连设有多个输入及输出单元、多个第一焊垫，且于多个输入及输出单元与第一焊垫之间设有多个虚设焊垫，该第一芯片的内部电路设有利用多个金属层的预设线路分别电性连接于晶体管层、第一焊垫层的各输入及输出单元、各虚设焊垫及各第一焊垫，即可于第一芯片的内部电路的晶体管层上固设第二芯片，以进行后续的晶粒切割及黏晶、打线、封装与测试等制程步骤。
[0011]本专利技术的再一目的乃在于该第一芯片的内部电路上所固设的第二芯片，若更换为不同厂商制作的第二芯片时，只需针对第一芯片的最上方至少一层的第四金属层、第四过
孔层、第五金属层及第一焊垫层的多个第一焊垫与多个虚设焊垫层等进行修改，而第一芯片位于第四金属层以下的其它各层面并不需进行修改，则可降低重新进行线路布局设计的费用，节省制程时间，而具有省时、省工、可更符合经济效益等的功效。
[0012]为实现上述目的，本专利技术提供一种多芯片封装制程方本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多芯片封装制程方法，该多芯片包括封装载板及至少二个或二个以上的芯片，该封装载板包含有固晶区及位于固晶区的至少一侧边的多个外接引脚，且该固晶区供固设该至少二个或二个以上呈堆叠的芯片，该至少二个或二个以上芯片包括第一芯片及第二芯片，而该第一芯片包含有内部电路的晶体管层、多个金属层、多个过孔层以及具有多个第一焊垫与多个虚设焊垫的第一焊垫层；该第二芯片为包含有晶体管层、多个金属层、多个过孔层以及具有多个第二焊垫的第二焊垫层，并于第一芯片、第二芯片进行封装前测试后，执行晶粒切割及黏晶、打线、封装、封装后测试的步骤，以成型为车用芯片，其特征在于，该第一芯片的制作为依据下列各步骤实施制作：步骤C01：晶体管层制作；步骤C02：第一层金属层制作；步骤C03：第一过孔层制作；步骤C04：第二层金属层制作；步骤C05：第二过孔层制作；步骤C06：第三层金属层制作；步骤C07：第三过孔层制作；步骤C08：第四层金属层制作；步骤C09：第四过孔层制作；步骤C10：第五层金属层制作；步骤C11：第一焊垫层的多个第一焊垫与多个虚设焊垫的制作；其中该步骤C08～C11针对第二芯片的多个第二焊垫的配置，进行修改至少一层的金属层、过孔层与多个虚设焊垫的设计变更制作而成。2.根据权利要求1所述的多芯片封装制程方法，其特征在于，该第一芯片的制作步骤C01～C08针对第一芯片的基本功能设计进行制作而成。3.根据权利要求1所述的多芯片封装制程方法，其特征在于，该第一芯片于任二相邻金属层之间分别设有过孔层，其各金属层上分别设有呈X轴向或Y轴向的线路，而该第一芯片的第一焊垫层于内部电路的至少一侧...

【专利技术属性】
技术研发人员：林柏全，
申请(专利权)人：禾瑞亚科技股份有限公司，
类型：发明
国别省市：