MOSFET器件制造技术

本发明专利技术公开了一种MOSFET器件，版图结构中，多晶硅栅和体区都呈条形结构且平行交替排列；两个相邻的体区的中心线之间的区域组成一个周期单元结构分成第一和第二个半周期单元结构；第一个半周期单元结构中包括多个并联的第一原胞，第一原胞包括含沟道区的第一子原胞和不含沟道区的第二子原胞，第一子原胞和第二子原胞沿Y方向排列；源区呈沿X方向上的条形结构且源区仅设置在第一子原胞中，在第二子原胞中未设置所述源区。本发明专利技术能降低栅极电容，特别是能降低栅源电容，从而能降低器件的开关损耗。耗。耗。

【技术实现步骤摘要】
MOSFET器件


[0001]本专利技术涉及一种半导体集成电路，特别是涉及一种MOSFET器件。

技术介绍

[0002]MOSFET器件因为其栅极是绝缘的，跟传统的BJT相比，其驱动更简单，被广泛的用于电源转换电路中。
[0003]如图1所示，是现有MOSFET器件的剖面结构图；这里以N型MOSFET器件为例进行说明，对于P型MOSFET也有类似的结构，现有MOSFET器件包括：
[0004]栅极导电材料层1，栅极导电材料层1通常采用多晶硅组成，故也通常称为多晶硅栅1。所述多晶硅栅1的厚度通常在之间。
[0005]多晶硅栅1和底部的半导体衬底之间隔离由栅介质层2，栅介质层2通常采用氧化层组成，栅介质层2的厚度决定了栅极的耐压，其耐压正比于栅介质层2的厚度。栅介质层2的厚度也决定了阈值电压，栅介质层2的厚度越厚，阈值电压越高。
[0006]由N+区组成的源区3和所述多晶硅栅1的侧面自对准。
[0007]源区3形成在P型体区5中，被所述多晶硅栅1所覆盖的所述体区5作为沟道区，故体区5也通常称为沟道区5，所述体区5的掺杂剂量决定了器件的阈值电压，掺杂剂量越高，器件的阈值电压越高。在现有MOSFET中，所述体区5通常不需要采用光刻板进行定义，而是采用普注形成的。
[0008]P型重掺杂的体引出区4用于作为空穴的收集区，因为体引出区4的掺杂浓度很高，也可以很好的跟源接触孔9实现很好的欧姆接触。
[0009]N型掺杂的外延层6组成漂移区，漂移区通常是一层也可以是双层甚至是渐变的结构。通常器件的击穿电压越高，漂移区的掺杂浓度越低，漂移区的厚度也越厚。
[0010]抗JFET区8的作用是增加所述体区5之间多晶硅栅1底部的漂移区表面的掺杂浓度，其漂移区的掺杂浓度通常会增加10倍以上。
[0011]外延层6通常形成在高掺杂的半导体衬底7上，半导体衬底7的电阻率通常为1mΩ*cm附近。半导体衬底7的电阻率越低越好，半导体衬底7的厚度越薄越好，以降低衬底电阻。
[0012]正面金属层10会形成源极和栅极。
[0013]如图2所示，是现有MOSFET器件的俯视面上的版图结构；在版图设计上，通常是采用条形的版图的设计，条件版图设计，结构简单，电容小，非常适合做小步进(Pitch)和沟道密度高的场合，其中步进通常为多晶硅栅1的宽度和间距和。由图2可以看出，多晶硅栅1是一个长条，其左右两边是源接触孔9。源区3的左右两边跟源接触孔9有一定的重叠，这是为了保证即使工艺波动，源区3依然可以跟源接触孔9有很好的接触。源接触孔9在上下两个方向相对于源区3有一定的延伸。

技术实现思路

[0014]本专利技术所要解决的技术问题是提供一种MOSFET器件，能降低栅极电容，特别是能
降低栅源电容，从而能降低器件的开关损耗。
[0015]为解决上述技术问题，本专利技术提供的MOSFET器件包括：第二导电类型掺杂的体区、第一导电类型重掺杂的源区和平面栅，所述体区形成于半导体衬底的选定区域中，所述源区形成于所述体区的选定区域中，所述平面栅由形成于所述半导体衬底上的选定区域表面上方的栅介质层和多晶硅栅叠加而成。
[0016]MOSFET器件的版图结构中，所述多晶硅栅和所述体区都呈条形结构，所述多晶硅栅和所述体区的条形结构平行且交替排列；令所述多晶硅栅的条形结构的长度方向为Y方向，X方向为和Y方向垂直的方向。
[0017]在沿X方向上，两个相邻的所述体区的条形结构的中心线之间的区域组成一个周期单元结构，在一个所述周期单元结构中，所述多晶硅栅的条形结构的中心线和所述多晶硅栅第一侧的所述体区的条形结构的中心线之间的区域组成第一个半周期单元结构，所述多晶硅栅的条形结构的中心线和所述多晶硅栅第二侧的所述体区的条形结构的中心线之间的区域组成第二个半周期单元结构；所述第一个半周期单元结构中包括多个并联的第一原胞，所述第二个半周期单元结构中包括多个并联的第二原胞。
[0018]所述第一原胞包括含沟道区的第一子原胞和不含沟道区的第二子原胞，所述第一子原胞和所述第二子原胞沿Y方向排列。
[0019]所述第一子原胞中，所述多晶硅栅和所述体区相交叠，所述沟道区由对应的被所述多晶硅栅表面覆盖的所述体区组成。
[0020]所述第二子原胞中，所述多晶硅栅和所述体区具有长度小于所述沟道区的长度的交叠区或不交叠，以减少所述MOSFET器件的栅源电容。
[0021]所述源区呈沿X方向上的条形结构。
[0022]在Y方向上，各呈条形结构的所述源区设置在所述第一子原胞中，在所述第二子原胞中未设置所述源区。
[0023]在所述第一子原胞中，所述源区和所述沟道区顶部对应的所述多晶硅栅的侧面自对准，在Y方向上所述源区位于所述沟道区的宽度边的范围内，以避免所述源区延伸到所述第二子原胞中。
[0024]进一步的改进是，所述第二原胞包括含沟道区的第三子原胞和不含沟道区的第四子原胞，所述第三子原胞和所述第四子原胞沿Y方向排列。
[0025]所述第三子原胞中，所述多晶硅栅和所述体区相交叠，所述沟道区由对应的被所述多晶硅栅表面覆盖的所述体区组成。
[0026]所述第四子原胞中，所述多晶硅栅和所述体区具有长度小于所述沟道区的长度的交叠区或不交叠，以减少所述MOSFET器件的栅源电容。
[0027]进一步的改进是，沿所述多晶硅栅的条形结构的中心线，所述第一子原胞和所述第三子原胞呈对称结构，所述第二子原胞和所述第四子原胞呈对称结构。
[0028]进一步的改进是，在所述第一个半周期单元结构中，各所述第一子原胞和所述第二子原胞沿Y方向交替排列。
[0029]进一步的改进是，所述多晶硅栅的条形结构中，所述第一子原胞处的所述多晶硅栅的边缘到中心线的间距大于所述第二子原胞处的所述多晶硅栅的边缘到中心线的间距。
[0030]进一步的改进是，所述体区的条形结构中，所述第一子原胞处的所述体区的边缘
到中心线的间距等于所述第二子原胞处的所述体区的边缘到中心线的间距。
[0031]进一步的改进是，所述体区的条形结构中，所述第一子原胞处的所述体区的边缘到中心线的间距大于所述第二子原胞处的所述体区的边缘到中心线的间距。
[0032]进一步的改进是，所述体区的条形结构中，所述第一子原胞处的所述体区的边缘到中心线的间距大于所述第二子原胞处的所述体区的边缘到中心线的间距。
[0033]进一步的改进是，所述多晶硅栅的条形结构中，所述第一子原胞处的所述多晶硅栅的边缘到中心线的间距等于所述第二子原胞处的所述多晶硅栅的边缘到中心线的间距。
[0034]进一步的改进是，所述第二原胞都不含沟道区。
[0035]进一步的改进是，在所述第二个半周期单元结构中，各所述第二原胞处的所述多晶硅栅和所述体区具有长度小于所述沟道区的长度的交叠区或不交叠。
[0036]进一步的改进是，在所述第二个半周期单元结构中，与和所述第一子原胞相邻接的所述第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种MOSFET器件，其特征在于，包括：第二导电类型掺杂的体区、第一导电类型重掺杂的源区和平面栅，所述体区形成于半导体衬底的选定区域中，所述源区形成于所述体区的选定区域中，所述平面栅由形成于所述半导体衬底上的选定区域表面上方的栅介质层和多晶硅栅叠加而成；MOSFET器件的版图结构中，所述多晶硅栅和所述体区都呈条形结构，所述多晶硅栅和所述体区的条形结构平行且交替排列；令所述多晶硅栅的条形结构的长度方向为Y方向，X方向为和Y方向垂直的方向；在沿X方向上，两个相邻的所述体区的条形结构的中心线之间的区域组成一个周期单元结构，在一个所述周期单元结构中，所述多晶硅栅的条形结构的中心线和所述多晶硅栅第一侧的所述体区的条形结构的中心线之间的区域组成第一个半周期单元结构，所述多晶硅栅的条形结构的中心线和所述多晶硅栅第二侧的所述体区的条形结构的中心线之间的区域组成第二个半周期单元结构；所述第一个半周期单元结构中包括多个并联的第一原胞，所述第二个半周期单元结构中包括多个并联的第二原胞；所述第一原胞包括含沟道区的第一子原胞和不含沟道区的第二子原胞，所述第一子原胞和所述第二子原胞沿Y方向排列；所述第一子原胞中，所述多晶硅栅和所述体区相交叠，所述沟道区由对应的被所述多晶硅栅表面覆盖的所述体区组成；所述第二子原胞中，所述多晶硅栅和所述体区具有长度小于所述沟道区的长度的交叠区或不交叠，以减少所述MOSFET器件的栅源电容；所述源区呈沿X方向上的条形结构；在Y方向上，各呈条形结构的所述源区设置在所述第一子原胞中，在所述第二子原胞中未设置所述源区；在所述第一子原胞中，所述源区和所述沟道区顶部对应的所述多晶硅栅的侧面自对准，在Y方向上所述源区位于所述沟道区的宽度边的范围内，以避免所述源区延伸到所述第二子原胞中。2.如权利要求1所述的MOSFET器件，其特征在于：所述第二原胞包括含沟道区的第三子原胞和不含沟道区的第四子原胞，所述第三子原胞和所述第四子原胞沿Y方向排列；所述第三子原胞中，所述多晶硅栅和所述体区相交叠，所述沟道区由对应的被所述多晶硅栅表面覆盖的所述体区组成；所述第四子原胞中，所述多晶硅栅和所述体区具有长度小于所述沟道区的长度的交叠区或不交叠，以减少所述MOSFET器件的栅源电容。3.如权利要求2所述的MOSFET器件，其特征在于：沿所述多晶硅栅的条形结构的中心线，所述第一子原胞和所述第三子原胞呈对称结构，所述第二子原胞和所述第四子原胞呈对称结构。4.如权利要求3所述的MOSFET器件，其特征在于：在所述第一个半周期单元结构中，各所述第一子原胞和所述第二子原胞沿Y方向交替排列。5.如权利要求1所述的MOSFET器件，其特征在于：所述多晶硅栅的条形结构中，所述第一子原胞处的所述多晶硅栅的边缘到中心线的间距大于所述第二子原胞处的所述多晶硅栅的边缘到中心线的间距。
...

【专利技术属性】
技术研发人员：曾大杰，
申请(专利权)人：深圳尚阳通科技有限公司，
类型：发明
国别省市：