一种制作具有延伸闸极晶体管的方法，该方法包含： 形成一绝缘层于半导体底材上； 蚀刻部分上述的绝缘层以曝露部分的上述半导体底材； 形成闸极氧化层于被曝露的所述的半导体底材之上； 形成第一复晶硅层于被蚀刻后的上述绝缘层之上； 形成第一光阻图案位于该第一复晶硅层之上； 执行第一次离子布植以形成漂流区域于该半导体底材之中； 去除该第一光阻图案； 形成第二复晶硅层于上述绝缘层之上以构成闸极结构； 形成第二光阻图案位于该第二复晶硅层之上；以及 执行第二次离子布植以形成汲极与源极区域于所述的半导体底材之中，位于所述的漂流区域之侧。（*该技术在2023年保护过期，可自由使用*）
【技术实现步骤摘要】
本专利技术与一种半导体组件有关，特别是一种制造金属-氧化物-半导体场效晶体管(MOSFET)的方法，其可用以提升组件的品质以及可靠度。
技术介绍
将近十年来，半导体工业有了突飞猛进的发展，为了获得高性能的集成电路及提高晶圆(wafer)的构装密度，在超大规模集成电路(ULSI)技术中，半导体组件的尺寸将不断的缩小。集成电路包括在晶圆(wafer)上特定区域中形成数以百万计的组件及用以连接这些组件的电联机。而金属-氧化物-半导体场效晶体管(MOSFET)，又简称金氧半场效晶体管(MOSFET)便是典型的组件之一，金属-氧化物-半导体场效晶体管(MOSFET)组件已被广泛的使用于半导体集成电路之中。现今技术朝向高操作速度及低功率发展，是以在深次微米MOS组件中，使用了自对准硅化金属(SALICIDE)接触，及超浅的源极与汲极接面，以便提升操作速度及减少短信道效应。在深次微米高速CMOS中，采用了具有低电阻的硅化金属线CoSi2及NiSi。请参阅“High Performance 0.15μm Single Gate CoSalicide CMOS，T.Yoshitomi et al.，1996，Symposium on VLSI TechnologyDigest of Technicalpapers”。在ULSI CMOS技术中，要求组件操作时具有低供给电压及高操作速度，而当供给电压降低时，起始电压亦需要降低以便能得到所需的电路切换速度。然而随着集成电路进步的趋势，在制造MOSFET时也遭遇了许多问题，例如，典型的问题如热载子效应，已借着轻微掺杂汲极(LDD)结构的发展予以克服。在制造中电位(medium voltage)或高电位MOSFET的主要考量在于崩溃电压(breakdown voltage)、性能(指的是关闭状态的漏电流以及开状态下的电流)、以及可靠度(如热载子信赖度问题、闸极氧化层完整性问题)等问题间的平衡取舍考虑。上述可能都与在漂流区间(drift region)的掺杂剖面形状有关，若组件可以调变漂流区间的电特性使得组件具有较佳的性能及可靠度将具有较大的优势。传统的具有漂流区域的电晶体结构可以参阅图10，崩溃电压主要依赖漂流区域与汲极/源极区域的设计。轻微掺杂的漂流区域易增加电阻值，而导致汲极电流下降。且轻微掺杂的漂流区域将增强热载子导致的性能下降，其现象十分类似传统LDD架构中间隙壁(spacer)所引起的品质下降，参考文献可以参阅F.C.Hsu and H.R.Grinolds，“Structure enhanced MOSFET degradation due to hot-electroninjection”，IEEE Electron Device Lett.，vol.EDL-5，pp.71-74，Mar.1984.
技术实现思路
本专利技术的目的在提供一种制作制造金属-氧化物-半导体场效晶体管(MOSFET)的方法，其可用以提升组件的品质以及可靠度。本专利技术的，包含形成一绝缘层于半导体底材上，接着蚀刻部分上述的绝缘层以曝露部分的上述半导体底材，再形成第一复晶硅层于被蚀刻后的上述绝缘层之上。之后形成闸极氧化层于被曝露之半导体底材之上，随后形成第一光阻图案位于第一复晶硅层之上。执行第一次离子布植以形成漂流区域于半导体底材之中以及去除第一光阻图案。形成第二复晶硅层于上述绝缘层之上以构成闸极结构，后续接着形成第二光阻图案位于第二复晶硅层之上以及执行第二次离子布植以形成汲极与源极区域于半导体底材之中，位于漂流区域之侧。其中上述的绝缘层包含氮化硅、氧化硅或氮氧化硅。在另一实施例中，其中形成第二复晶硅层之前可以先行去除上述第一复晶硅层。其中去除上述上述第一复晶硅层的溶液包含热磷酸。本专利技术的具有延伸闸极的晶体管包含一绝缘层于半导体底材上；第一复晶硅层形成于上述绝缘层之上；第二复晶硅层形成于上述第一复晶硅层构成反T形闸极结构；漂流区域形成于该半导体底材之中，该漂流区域与该闸极结构部分或全部重叠；以及汲极与源极区域形成于该半导体底材之中，位于该漂流区域之侧。其中上述的绝缘层包含氮化硅、氧化硅或氮氧化硅。附图说明图1为半导体底材的截面图，显示根据本专利技术在一半导体底材上形成氧化层的步骤。图2为半导体底材的截面图，显示根据本专利技术定义闸极氧化层区域的步骤。图3为半导体底材的截面图，显示根据本专利技术形成复晶硅的步骤。图4为半导体底材的截面图，显示根据本专利技术形成漂流区域的步骤。图5为半导体底材的截面图，显示根据本专利技术形成反T形闸极的步骤。图6为半导体底材的截面图，显示根据本专利技术形成汲极与源极的步骤。图7为半导体底材的截面图，显示根据本专利技术去除光阻的步骤。图8显示本专利技术的闸极漂流区域全部重叠的结构。图9显示本专利技术的闸极漂流区域部分重叠的结构。图10显示现有技术的结构。具体实施例方式延伸闸极(extended gate)包含部分闸极或全部闸极与漂流区重叠的态样，延伸闸极可以使得集电位线(equi-potential)更加均匀分部在于闸电极与汲极间，相较于传统的结构其将提升BVDSS(DRAIN TO SOURCEBREAKDOWN VOLTAGE)。延伸闸极(extended gate)将使得电子更聚集于重叠的漂流区域以降低该区域的串联电阻，进而提升汲极电流。热载子将停留于漂流区域上方的氧化物中，在传统的结构中，此负面的氧电荷将空乏轻微掺杂的漂流区域，而提升位于热载子破坏区域的串联电阻值，所以导致汲极电流下降。而具有延伸闸极(extended gate)则可以调变在闸极与漂流区域重叠区域的电场强度，而降低热载子导致的电阻效应。所以本专利技术可以提升组件的信赖度以及性能。本专利技术提供一新方法用以制造一具有延伸闸极的晶体管。在一较佳的具体实施例中，如图1所示，提供一具<100>晶向的单晶硅底材2，在底材中制作井区(如P井)以及在其中形成浅沟隔离以及调整临界电位。一般可以利用微影以及蚀刻等步骤来加以达成，再回填绝缘材质。此外，亦可以使用厚场氧化(FOX)区以提供组件间的隔离作用。一般而言，该FOX区可借着微影及蚀刻程序蚀刻一氮化硅-氧化硅复合层而形成，在移除光阻及湿式清洗后，于蒸气环境中进行热氧化以形成厚度约3000至8000埃的FOX区。如同在先前技术中所熟知，该FOX区可以使用复数个浅沟隔离来取代。上述非本专利技术重点，故不繁述。接着参阅图2，在底材2的表面上形成绝缘层4，其材质的组成可选用氧化硅、氮化硅或是氮氧化硅。此后，利用微影制程定义薄闸氧化层的区域，因此去除部分的上述绝缘层4。接者再以热氧化法成长薄氧化层6于被曝露的底材区域的。利用热氧化法制作闸极氧化层6于底材2之上做为MOSFET的薄闸极氧化层。一般而言，该氧化硅层6是在温度约800至1100℃充满氧气的环境中形成。在一具体实施例中。接着如图3所示，利用化学气相沉积法沉积复晶硅层8沿着上述表面。随后，以微影制程定义出复晶硅层(polysilicon layer)8的图案位于该绝缘层4上。之后，涂布一光阻于上述结构之上，以曝光极显影程序制作光阻图案10以利于制作漂流区域。之后以离子布值技术以光阻图案10为罩幕形成漂流区域12。上述薄复本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种制作具有延伸闸极晶体管的方法，该方法包含形成一绝缘层于半导体底材上；蚀刻部分上述的绝缘层以曝露部分的上述半导体底材；形成闸极氧化层于被曝露的所述的半导体底材之上；形成第一复晶硅层于被蚀刻后的上述绝缘层之上；形成第一光阻图案位于该第一复晶硅层之上；执行第一次离子布植以形成漂流区域于该半导体底材之中；去除该第一光阻图案；形成第二复晶硅层于上述绝缘层之上以构成闸极结构；形成第二光阻图案位于该第二复晶硅层之上；以及执行第二次离子布植以形成汲极与源极区域于所述的半导体底材之中，位于所述的漂流区域之侧。2.如权利要求1所述的制作具有延伸闸极晶体管的方法，其特征是，所述的绝缘层包含氮化硅、氧化硅或氮氧化硅。3.如权利要求1所述的制作具有延伸闸极晶体管的方法，其特征是，形成所述的第二复晶硅层之前包含去除所述的第一复晶硅层。4.如权利要求3所述的制作具有延伸闸极晶体管的方法，其特征是，去除所述的第一复晶硅层的溶液包含热磷酸。5.一种制作具有延伸闸极晶体管的方法，该方法包含形成一绝缘层于半导体底材上；蚀刻部分上述的绝缘层以曝露部分的上述半导体底材；形成闸极氧化层于被曝露的所述的半导体底材之上；形成第一半导电层于被蚀刻后的上述绝缘层之上；形成第一光阻图案位于所述的第一半导电之上；执行第一次离子布植以形成漂流区域于所述的半导体底材之中；去除该第一光阻图案；形成第二半导电于上述绝缘层之上以构成闸极结构；形成第二光阻图案位于该第二半导电之上；以及执行第二次离子布植以形成汲极与源极区域于所述的半导...
【专利技术属性】
技术研发人员：杨濬哲，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。