一种多输入电流型PWM比较器电路制造技术

本发明专利技术属于集成电路领域，具体涉及一种多输入电流型PWM比较器电路，该电路结构包括：偏置电路、电流叠加输入极电路和后级比较器；偏置电路的输出端连接电流叠加输入极电路的偏置端；电流叠加输入极电路的输入端外接输入信号，输出端连接后级比较器，构成多输入电流型PWM比较器电路；本发明专利技术设计的多输入电流型PWM比较器电路中采用了多个NMOS管和NPN管对输入信号进行处理，减少了传统电路中放大器结构数量，降低了电路的功耗。降低了电路的功耗。降低了电路的功耗。

【技术实现步骤摘要】
一种多输入电流型PWM比较器电路


[0001]本专利技术属于集成电路领域，具体涉及一种多输入电流型PWM比较器电路。

技术介绍

[0002]DC/DC变换器是一种直流转换直流的转换器电路。其中电流模式控制结构以响应速度快，系统稳定的优势被广泛采用，且周期性的过流关断更好的保护了开关管。PWM比较器是PWM控制电路中关键模块之一，其作用是对误差放大器的输出电压和电流采样信号进行比较，输出PWM调制信号。当DC/DC采用电感串联采样电阻进行双端电流采样的时候，电流采样信号以双端差分的形式输入PWM比较器，同时PWM比较器还要叠加误差放大器的输出进行比较。
[0003]如图1所示的一种传统的电感串联电阻采样的拓扑结构，电流采样信号放大电路采用毫欧级别的电流采样电阻Rs，Rs的两端的压差为Vs，Vs信号同时也可以表征流过电感的电流大小，该信号经过电流采样信号放大电路放大处理后转换为VIS1，误差放大器通过R1和R2的分压电阻采样VOUT的分压信号VFB，并将VFB信号和芯片内部的基准电压VREF比较经过误差放大器处理后生成Vc信号；误差放大器输出Vc信号和电流采样放大器输出VIS1通过PWM比较器进行比较后产生PWM信号，控制RS触发器输出Q复位，关断M2功率管，OSC振荡器信号控制RS触发器输出Q置位，开启M2功率管。通过环路动态控制输出电压保持稳定。
[0004]以上现有的电感串联电阻采样的拓扑结构中由于增加了电流采样放大器电路，因此需要使用较多的器件，从而占用较大的芯片面积；同时，较多的电流支路也增加了电路的功耗。

技术实现思路

[0005]为解决以上现有技术存在的问题，本发提出了一种多输入电流型PWM比较器电路，该电路结构包括：偏置电路、电流叠加输入极电路和后级比较器；偏置电路的输出端连接电流叠加输入极电路的偏置端；电流叠加输入极电路的输入端外接输入信号，输出端连接后级比较器，构成多输入电流型PWM比较器电路。
[0006]优选的，偏置电路包括输出端VB2、电流源I
B
，NMOS管N10和NMOS管N9；电流源I
B
分别连接NMOS管N10的栅极、漏级以及NMOS管N9的栅极，NMOS管N10的源级连接NMOS管N9的漏级，NMOS管N9的源级接地。
[0007]优选的，电流叠加输入极电路包括4个输入端口、2个差分输出端口、2个偏置端、8个NMOS管、3个电阻以及2个NPN管。
[0008]进一步的，电流叠加输入极电路的结构包括：电阻R1的一端接VCC，另一端分别接NPN管Q1的集电极和输出端VO1；NPN管Q1的基极接输入端口VIN1，NPN管Q1的发射极分别连接电阻Rx的一端和NMOS管N1的漏级；NMOS管N1的源级分别接输入端口IIN1和NMOS管N3的漏级以及NMOS管N5的漏级，NMOS管N1的栅极分别接NMOS管N2的栅极和偏置端VB1；NMOS管N3的源级接NMOS管N4的漏级，NMOS管N3的栅极分别接NMOS管N4～N8的栅极以及偏置端VB2；NMOS
管N4的源级接GND；NMOS管N5的源级接GND；电阻R2的一端接VCC、电阻R2的另一端分别接NPN管Q2的集电极和输出端VO2；NPN管Q2的基极接输入端口VIN2，NPN管Q2的发射极分别接电阻Rx的另一端和NMOS管N2的漏级；NMOS管N2的源级分别接输入端口IIN2、NMOS管N8的漏级以及NMOS管N6的漏级；NMOS管N6的源级接NMOS管N7的漏级；NMOS管N7的源级接GND，NMOS管N8的源级接GND。
[0009]优选的，后级比较器为双端输入单端输出运放，该运放包括两个输入端口和一个输出端口；后级比较器的输入端口VO1连接在电流叠加输入极电路的电阻R1和NPN管Q1的集电极之间；后级比较器的输入端口VO2连接在电流叠加输入极电路的电阻R2和NPN管Q2的集电极之间。
[0010]本专利技术的有益效果：
[0011]本专利技术设计的多输入电流型PWM比较器电路中采用了多个NMOS管和NPN管对输入信号进行处理，减少了传统电路中放大器结构数量，降低了电路的功耗，减少了器件占用芯片的面积，缩小了芯片的体积；本专利技术设计的电路结构简单，复杂度低，利于电路的集成；本专利技术PWM比较器输入端为多个输入端口，同时对多路输入信号进行处理，省去了多余的处理电路。
附图说明
[0012]为了使本专利技术的目的，技术方案和有益效果更加清楚，本专利技术提供如下附图进行说明：
[0013]图1为一种常见的电感串联采样电阻采样的转换器内部架构图；
[0014]图2为本专利技术的一种多输入的电流型PWM比较器电路结构图；
[0015]图3为本专利技术的一种多输入的电流型PWM比较器电路内部关键电流流向示意图；
[0016]图4为本专利技术的关系控制信号波形的示意图。
具体实施方式
[0017]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0018]一种多输入电流型PWM比较器电路的具体实施方式，如图2所示，该电路结构包括：偏置电路、电流叠加输入极电路和后级比较器；偏置电路的输出端连接电流叠加输入极电路的偏置端；电流叠加输入极电路的输入端外接输入信号，输出端连接后级比较器，构成多输入电流型PWM比较器电路。
[0019]一种偏置电路的具体实施方式，该电路包括输出端VB2、电流源I
B
，NMOS管N10和NMOS管N9；电流源I
B
分别连接NMOS管N10的栅极、漏级以及NMOS管N9的栅极，NMOS管N10的源级连接NMOS管N9的漏级，NMOS管N9的源级接地。在本专利技术中，接地端为GND，供电端为V
CC
。
[0020]一种电流叠加输入极电路的具体实施方式，该电路包括：4个输入端口、2个差分输出端口、2个偏置端、8个NMOS管、3个电阻以及2个NPN管；4个输入端口分别为为输入端口VIN1、输入端口VIN2、输入端口IIN1和输入端口IIN2。两个差分输出端分别为输出端VO1和
输出端VO2。两个偏置端分别为偏置端VB1和偏置端VB2。8个NMOS管分别为：NMOS管N1、NMOS管N2、NMOS管N3、NMOS管N4、NMOS管N5、NMOS管N6、NMOS管N7以及NMOS管N8。3个电阻分别为电阻R1、电阻R2和电阻Rx。两个NPN管分别为NPN管Q1、NPN管Q2。
[0021]电流叠加输入极电路的结构包括：电阻R1的一端接VCC，另一端分别接NPN管Q1的集电极和输出端VO1；NPN管Q1的基极接输入端口VIN1，NPN管Q1的发射极分别连接电阻Rx的一端和NMOS管N1的漏级；NMOS管N1的源级分别接输入端口II本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多输入电流型PWM比较器电路，其特征在于，该电路包括：偏置电路、电流叠加输入极电路和后级比较器；偏置电路的输出端连接电流叠加输入极电路的偏置端；电流叠加输入极电路的输入端外接输入信号，输出端连接后级比较器，构成多输入电流型PWM比较器电路。2.根据权利要求1所述的一种多输入电流型PWM比较器电路，其特征在于，偏置电路包括输出端VB2、电流源I
B
，NMOS管N10和NMOS管N9；电流源I
B
分别连接NMOS管N10的栅极、漏级以及NMOS管N9的栅极，NMOS管N10的源级连接NMOS管N9的漏级，NMOS管N9的源级接地。3.根据权利要求1所述的一种多输入电流型PWM比较器电路，其特征在于，电流叠加输入极电路包括4个输入端口、2个差分输出端口、2个偏置端、8个NMOS管、3个电阻以及2个NPN管。4.根据权利要求3所述的一种多输入电流型PWM比较器电路，其特征在于，电流叠加输入极电路的结构包括：电阻R1的一端接VCC，另一端分别接NPN管Q1的集电极和输出端VO1；NPN管Q1的基极接输入端口VIN1，NPN管Q1的发射极分别连接电阻Rx的一端和NMOS管N1的漏...

【专利技术属性】
技术研发人员：刘文韬，杨丰，彭克武，康丙寅，苟超，李鹏，梁盛铭，王菡，廖鹏飞，蒲璞，黄晓宗，霍改青，刘婷，曾欣，罗焰娇，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：