【技术实现步骤摘要】
本专利技术涉及用于制作半导体集成电路的设计图形的设计布局(布图)制作方法及制作系统等。
技术介绍
近年来半导体器件的制造技术的进步极为显著,最小加工尺寸为0.13μm的半导体器件已形成批量生产。这种微细化是通过掩膜工艺技术、光刻技术和蚀刻技术等的微细图形形成技术的飞跃进步实现的。在图形尺寸足够大的时代,通过将要在硅片上形成的LSI图形原样地作为设计图形,并制作忠实于该设计图形的掩膜图形,再将该掩膜图形由投影光学系统(projection optical system)复制到硅片上,可以将大致相同于设计图形的图形形成到硅片上。但是,随着图形微细化的发展,在各工艺中忠实地形成图形逐渐变得越来越困难。为此,产生最终完成的图形形状(processed pattern shape)不同于设计图形的问题。为解决这样的问题,以使最终完成的图形尺寸与设计图形尺寸相等,制作不同于设计图形的掩膜图形的所谓掩膜数据处理就变得非常重要。掩膜数据处理包括使用图形运算处理或设计规则检验(D.R.C.)等使掩膜图形变化的MDP(mask data processing)处理、用于对光邻近效应(optical proximity effect)(OPE)进行修正的光邻近效应修正(opticalproximity correction)(OPC)处理等。通过进行这些处理,可对掩膜图形进行适当的修正以使最终完成的图形尺寸与期望尺寸相同。近年来,伴随着器件图形的微细化,光刻工艺中的kl值(kl=W/(NA/λ),W设计图形的尺寸,λ曝光装置的曝光波长,NA曝光装置使用的透镜的数值孔径(nu ...
【技术保护点】
一种设计布局制作方法,是通过使设计规则、工艺邻近效应修正(processproximitycorrection)参数和工艺参数的至少1个最优化而制作设计布局的方法,包括:根据设计布局和工艺参数计算加工图形形状(process edpattern shape);抽取对所述加工图形形状的评价值不满足指定的公差(tolerance)的危险部位(dangerousspot);根据包含在所述危险部位的图形生成所述设计布局的修正指导;根据 所述修正指导对与所述设计布局的所述危险部位对应的部分进行修正。
【技术特征摘要】
JP 2003-12-17 419601/20031.一种设计布局制作方法,是通过使设计规则、工艺邻近效应修正(process proximity correction)参数和工艺参数的至少1个最优化而制作设计布局的方法,包括根据设计布局和工艺参数计算加工图形形状(processed patternshape);抽取对所述加工图形形状的评价值不满足指定的公差(tolerance)的危险部位(dangerous spot);根据包含在所述危险部位的图形生成所述设计布局的修正指导;根据所述修正指导对与所述设计布局的所述危险部位对应的部分进行修正。2.根据权利要求1所述的方法,其中,所述计算加工图形形状的步骤包括使用多个工艺参数计算多个加工图形形状;所述评价值包括作为目标的图形形状与所述多个加工图形形状之差的平均值和偏差量的至少一方。3.根据权利要求2所述的方法,其中,所述指定的公差包括相对于所述平均值的允许误差(tolerance)和相对于所述偏差量的允许误差(tolerance)的至少一方。4.根据权利要求3所述的方法,其中,所述修正指导规定所述危险部位的位置和对于所述危险部位的布局修正方法;所述修正方法,在所述评价值不满足相对于所述平均值的允许误差的情况和所述评价值不满足相对于所述偏差量的允许误差的情况下互相不同。5.根据权利要求1所述的方法,其中,所述评价值包括作为目标的图形形状与所述加工图形形状之间的尺寸差、面积差和周长差的至少1个。6.根据权利要求1所述的方法,其中,所述修正指导规定所述危险部位的位置和对于所述危险部位的布局修正信息,所述布局修正信息包括布局修正量、布局修正方向、布局修正方法和布局修正对象部分的至少1个。7.根据权利要求1所述的方法,其中,所述工艺参数包括与曝光装置有关的参数、与光刻工艺有关的参数、与掩膜工艺有关的参数和与蚀刻工艺有关的参数的至少1个。8.根据权利要求7所述的方法,其中,所述与曝光装置有关的参数包括照明光的波长、透镜的数值孔径(numerical aperture)、照明形状(illumination shape)、照明光的强度分布、透镜的像差(aberration)、...
【专利技术属性】
技术研发人员:小谷敏也,野岛茂树,姜帅现,出羽恭子,小川龙二,田中聪,井上壮一,市川裕隆,
申请(专利权)人:株式会社东芝,
类型:发明
国别省市:JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。