数据采集方法、装置及电子设备制造方法及图纸

本发明专利技术涉及数据采集技术领域，具体涉及数据采集方法、装置及电子设备，所述方法包括获取各个通道对应的需求采样率；基于各个所述需求采样率之间的倍数关系，确定至少一个关键采样率；基于所述关键采样率与对应的需求采样率之间的大小关系，确定各个通道对应的数据抽取因子；控制所述各个通道以对应的所述关键采样率进行数据采样，并基于对应的数据抽取因子对采样结果进行抽取，确定所述各个通道对应的采样数据。利用关键采样率减少所需要设置的需求采样率的数量，提高了效率；利用抽取后得到的采样数据就可以直接进行数据处理，减少了大量数据传输的延时，可以保证后续数据处理的实时性。性。性。

【技术实现步骤摘要】
数据采集方法、装置及电子设备


[0001]本专利技术涉及数据采集
，具体涉及数据采集方法、装置及电子设备。

技术介绍

[0002]FPGA在控制ADC采集数据时，需要控制采样率，即采样周期，对应的采样时钟＝主时钟/分频系数。对于部分ADC芯片，如ADS1274，芯片的分频系数是确定的，要实现不同采样率，即芯片需要的不同的采样时钟，则需要FPGA提供不同的主时钟；对于有的芯片，如AD7606，需直接提供采样时钟，可根据采样率需求自定义满足条件的主时钟和分频系数。总的来说，通过FPGA控制ADC实现不同的采样率，都需要产生一个与采样率对应的主时钟。
[0003]FPGA可通过锁相环(Phase Locked Loop，简称为PLL)分频或倍频出不同的时钟，但是时钟数量有限，一般不超过5个，且时钟之间会相互影响，可能导致分出的时钟不准确且误差大。且时钟数量越多，越容易引起一系列时序问题，会影响FPGA布局布线速度甚至会报错。总之，在需求的采样率数量多的设计中，产生多个时钟来满足需求是不现实的。基于此，在数据采集设备设计过程中，常用的多通道ADC均只支持多通道同采样率，无法做到多通道采样率独立配置。FPGA可将多通道相同采样率的数据采集后传至ARM端，软件按通道抽取后得到需要的采样率。由于是多通道采集，且FPGA自带存储资源有限，则上传的数据帧里是多个通道数据混合的。软件需要将一帧数据存储之后分出各通道数据，然后对特定通道数据做等间隔抽取。由于上传的数据利用率不是百分之百，特别是利用高采样率抽取实现较低采样率时，数据利用率低，不仅浪费FPGA与ARM之间的传输资源，也提高了软件CPU占用率，由软件抽取带来的延时降低了数据处理的实时性。

技术实现思路

[0004]有鉴于此，本专利技术实施例提供了一种数据采集方法、装置及电子设备，以解决多个采样率所导致的误差较大以及多通道同采样率所导致的数据处理实时性的问题。
[0005]根据第一方面，本专利技术实施例提供了一种数据采集方法，包括：
[0006]获取各个通道对应的需求采样率；
[0007]基于各个所述需求采样率之间的倍数关系，确定至少一个关键采样率；
[0008]基于所述关键采样率与对应的需求采样率之间的大小关系，确定各个通道对应的数据抽取因子；
[0009]控制所述各个通道以对应的所述关键采样率进行数据采样，并基于对应的数据抽取因子对采样结果进行抽取，确定所述各个通道对应的采样数据。
[0010]本专利技术实施例提供的数据采集方法，对各个需求采样率之间的倍数关系确定出至少一个关键采样率，即利用关键采样率减少所需要设置的需求采样率的数量，减少了误差，提高了效率；再结合关键采样率与对应的需求采样率之间的大小关系，确定出数据抽取因子，利用数据抽取因子对采集到的数据进行抽取，进而实现对应的需求采样率，即通过较少的关键采样率就可以满足多个需求采样率的需求，利用抽取后得到的采样数据就可以直接
进行数据处理，减少了大量数据传输的延时，可以保证后续数据处理的实时性。
[0011]结合第一方面，在第一方面第一实施方式中，所述基于各个所述需求采样率之间的倍数关系，确定至少一个关键采样率，包括：
[0012]基于各个所述需求采样率之间的整数倍关系，对各个所述需求采样率进行分组，每个所述分组包括至少一个通道；
[0013]基于分组结果中的需求采样率，确定各个分组对应的所述关键采样率。
[0014]本专利技术实施例提供的数据采集方法，利用各个需求采样率之间的整数倍关系对其进行分组，以确定出各个分组对应的关键采样率，即对于每组而言由一个关键采样率抽取得到多个需求采样率，减少了FPGA配置ADC采样率的次数，提高了芯片工作效率；也减少FPGA内部分频时钟数量，极大地避免了FPGA复杂的时序问题。
[0015]结合第一方面第一实施方式，在第一方面第二实施方式中，所述基于分组结果中的需求采样率，确定各个分组对应的所述关键采样率，包括：
[0016]查询各个分组中最大的所述需求采样率；
[0017]将最大的所述需求采样率确定为所述分组对应的所述关键采样率。
[0018]本专利技术实施例提供的数据采集方法，当需求的采样率间能分成少有的几组带整数倍关系的组合的话，则可配置几个最大公倍数采样率就可满足设计需求，就不需要额外的DDS信号发生器来产生采样时钟，则降低了设计成本。
[0019]结合第一方面，在第一方面第三实施方式中，所述关键采样率与对应的需求采样率之间为整数倍的关系，所述基于所述关键采样率与对应的需求采样率之间的大小关系，确定各个通道对应的数据抽取因子，包括：
[0020]计算各个通道的所述关键采样率与对应的需求采样率的比值；
[0021]确定所述比值为所述数据抽取因子。
[0022]结合第一方面，在第一方面第四实施方式中，所述基于对应的数据抽取因子对采样结果进行抽取，确定所述各个通道对应的采样数据，包括：
[0023]获取各个通道对应的采样结果；
[0024]基于所述数据抽取因子对所述采样结果进行抽取，并丢弃多余数据；
[0025]基于抽取结果确定对应的采样数据。
[0026]本专利技术实施例提供的数据采集方法，数据在抽取后再上传至处理器，提高了与处理器之间数据交互的效率；减少了处理器抽取带来的时间延时，提高了数据显示的实时性；降低了CPU占用率，从而一定程度上降低了硬件设计成本。
[0027]结合第一方面第四实施方式，在第一方面第五实施方式中，所述基于所述数据抽取因子对所述采样结果进行抽取，并丢弃多余数据，包括：
[0028]统计所述采样结果中采样数据的个数；
[0029]当统计的个数达到所述数据抽取因子时，将统计结果清零，保存当前采样数据并丢弃所述当前采样数据与上一次保存的采样数据之间的多余数据。
[0030]本专利技术实施例提供的数据采集方法，通过将多余数据丢弃仅保存与需求采样率对应的采样数据，在与处理器进行数据交互时，仅需要传输这部分采样数据而避免所有采样数据的传输，减少了数据传输量，保证了后续利用处理器进行数据处理的实时性。
[0031]根据第二方面，本专利技术实施例还提供了一种数据采集装置，包括：
[0032]获取模块，用于获取各个通道对应的需求采样率；
[0033]第一确定模块，用于基于各个所述需求采样率之间的倍数关系，确定至少一个关键采样率；
[0034]第二确定模块，用于基于所述关键采样率与对应的需求采样率之间的大小关系，确定各个通道对应的数据抽取因子；
[0035]第三确定模块，用于控制所述各个通道以对应的所述关键采样率进行数据采样，并基于对应的数据抽取因子对采样结果进行抽取，确定所述各个通道对应的采样数据。
[0036]本专利技术实施例提供的数据采集装置，对各个需求采样率之间的倍数关系确定出至少一个关键采样率，即利用关键采样率减少所需要设置的需求采样率的数量，减少了误本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据采集方法，其特征在于，包括：获取各个通道对应的需求采样率；基于各个所述需求采样率之间的倍数关系，确定至少一个关键采样率；基于所述关键采样率与对应的需求采样率之间的大小关系，确定各个通道对应的数据抽取因子；控制所述各个通道以对应的所述关键采样率进行数据采样，并基于对应的数据抽取因子对采样结果进行抽取，确定所述各个通道对应的采样数据。2.根据权利要求1所述的方法，其特征在于，所述基于各个所述需求采样率之间的倍数关系，确定至少一个关键采样率，包括：基于各个所述需求采样率之间的整数倍关系，对各个所述需求采样率进行分组，每个所述分组包括至少一个通道；基于分组结果中的需求采样率，确定各个分组对应的所述关键采样率。3.根据权利要求2所述的方法，其特征在于，所述基于分组结果中的需求采样率，确定各个分组对应的所述关键采样率，包括：查询各个分组中最大的所述需求采样率；将最大的所述需求采样率确定为所述分组对应的所述关键采样率。4.根据权利要求1所述的方法，其特征在于，所述关键采样率与对应的需求采样率之间为整数倍的关系，所述基于所述关键采样率与对应的需求采样率之间的大小关系，确定各个通道对应的数据抽取因子，包括：计算各个通道的所述关键采样率与对应的需求采样率的比值；确定所述比值为所述数据抽取因子。5.根据权利要求1所述的方法，其特征在于，所述基于对应的数据抽取因子对采样结果进行抽取，确定所述各个通道对应的采样数据，包括：获取各个通道对应的采样结果；基于所述数据抽取因子对所述采样结果进行抽取，并丢弃多余数据；基于抽取结果确定对应的采样数据。6.根据权利要求...

【专利技术属性】
技术研发人员：聂泳忠，陈洪艳，寇强，李红星，
申请(专利权)人：西人马西安测控科技有限公司，
类型：发明
国别省市：