具有上下导电层的导通部的半导体装置及其制造方法制造方法及图纸

一种半导体装置，具有底板（１）；支撑在所述底板（１）上的至少一层的第１导电层（２、２４）；半导体构成体（４），其设置在所述底板（１）上，并且，具有半导体基板５和设置在该半导体基板５上的多个外部连接用电极（６、１３）；设置在所述半导体构成体（４）周围的所述底板（１）上的绝缘层（１５）；第２导电层（１９），其连接于所述半导体构成体（４）的外部连接用电极（６、１３），设置在所述半导体构成体（４）和所述绝缘层（１５）上；和上下导通部（２７），其设置在所述绝缘膜（１５）和所述底板（１）的侧面，电连接所述第１导电层（２、２４）与所述第２导电层（１９）。

【技术实现步骤摘要】

本专利技术涉及一种半导体装置，尤其是涉及一种。
技术介绍
特开2003-298005号公报中公开的现有的半导体装置，为了在硅基板的尺寸外还配备作为外部连接用连接端子的焊锡孔，构成为在底板的上面设置在上面具有多个连接衬垫的硅基板，在硅基板周围的底板的上面设置绝缘层，在硅基板和绝缘层的上面设置上层绝缘膜，使上层配线连接于硅基板的连接衬垫设置在上层绝缘膜的上面，用外涂层膜(overcoat)覆盖去除上层配线的连接衬垫部的部分，在上层配线的连接衬垫部上设置焊锡孔。但是，上述现有半导体装置中，虽仅在硅基板和绝缘层的上面侧设置有上层配线，但为了有效利用空间，考虑在底板的上面或下面设置配线，经设置在绝缘层和底板中设置的转接孔内的上下导通部来连接该配线的一部分与上层配线的一部分。但是，在这种情况下，由于在设置在绝缘层和底板中设置的转接孔内的上下导通部的外侧存在绝缘层和底板，所以半导体装置会比所需的还要大型化。
技术实现思路
因此，本专利技术的目的在于提供一种即便具有上下导通部也可小型化的半导体装置及其制造方法。根据本专利技术，提供一种半导体装置，其特征在于具有底板1；支撑在所述底板1上的至少一层的第1导电层2、24；半导体构成体4，其设置在所述底板1上，并且，具有半导体基板5和设置在该半导体基板5上的多个外部连接用电极6、13；设置在所述半导体构成体4周围的所述底板1上的绝缘层15；第2导电层19，其连接于所述半导体构成体4的外部连接用电极6、13，设置在所述半导体构成体4和所述绝缘层15上；和上下导通部27，其设置在所述绝缘膜15和所述底板1的侧面，电连接所述第1导电层2、24与所述第2导电层19。另外，根据本专利技术，提供一种半导体装置的制造方法，其特征在于，具有如下步骤在具有第1导电层2、24的底板1上，使分别具有半导体基板5和设置在该半导体基板5上的多个外部连接用电极6、13的多个半导体构成体4彼此离间配置；在所述半导体构成体4周围的所述底板1上形成绝缘层15；在所述半导体构成体4和所述绝缘层15上，连接于所述半导体构成体4的所述外部连接用电极6、13，形成至少一层第2导电层19；在所述底板1的对应于所述绝缘层15的区域中，策划切断线41，以包含至少一个所述半导体构成体4；形成上下导通部27，其包含所述切断线41，向其两侧的区域伸出，并且，电连接所述第1导电层2、24与所述第2导电层19；沿所述切断线41切断所述绝缘层15、所述底板1和所述上下导通部27，得到多个在侧面上具有上下导通部27的一部分的半导体装置。根据本专利技术，因为在设置于半导体构成体周围的底板上的绝缘层和底板侧面中设置上下导通部，所以在上下导通部的外侧不存在绝缘层和底板，因此，即便有上下导通部，也可以小型化。附图说明图1的作为本专利技术第1实施方式的半导体装置的截面图。图2是切掉图1所示半导体装置的一部分的底面图。图3是当制造图1和图2所示半导体构成体时、最初准备的半导体装置的截面图。图4是接于图3的工序的截面图。图5是接于图4的工序的截面图。图6是接于图5的工序的截面图。图7是接于图6的工序的截面图。图8是接于图7的工序的截面图。图9是接于图8的工序的截面图。图10是接于图8的工序的截面图。图11是接于图10的工序的截面图。图12是接于图11的工序的截面图。图13是接于图12的工序的截面图。图14是图13所示状态的一部分的底面图。图15是接于图13的工序的截面图。图16是接于图15的工序的截面图。图17是接于图16的工序的截面图。图18是接于图17的工序的截面图。图19是切掉图18所示状态中的一部分的底面图。图20是作为本专利技术第2实施方式的半导体装置的截面图。图21是作为本专利技术第3实施方式的半导体装置的截面图。图22是制造图21所示的半导体装置时、规定工序的截面图。图23是接于图22的工序的截面图。图中1-底板，2-接地层，3-导电性粘接层，4-半导体构成体，5-硅基板，6-连接衬垫，12-配线，13-柱状电极，14-密封膜，15-绝缘层，16-上层绝缘层，19-上层配线，20-上层外涂层膜，22-焊锡孔，24-下层配线(第1导电层)，25-下层外涂层膜，26-沟，27-上下导通部，27a-底部金属层(上下导通层)，52-芯片零件(电子零件)，53-导电材具体实施方式(第1实施方式)图1表示作为本专利技术第1实施方式的半导体装置的截面图。该半导体装置备有由玻璃布原料(基材)环氧树脂等构成的平面方形的底板1。在底板1的整个上面设置有由铜箔构成的β图案的接地层(第1导电层)2。在接地层2的整个上面设置有导电性粘接层3。在导电性粘接层3上面的规定部位，粘接着尺寸比底板1的尺寸小一些的平面方形的半导体构成体4的下面。此时，半导体构成体4具有后述的配线12、柱状电极13、密封膜14，通常称为CSP(chip size package)，尤其是如后所述，由于采用在硅晶片上形成配线12、柱状电极13、密封膜14之后、利用切片来得到各个半导体构成体4的方法，所以也特别称作晶片级CSP(W-CSP)。下面，说明半导体构成体4的构成。半导体构成体4具备硅基板(半导体基板)5。硅基板5的下面粘接于导电性粘接层3上。因此，硅基板5的下面经导电性粘接层3电连接于接地层2上。在硅基板5的上面设置规定功能的集成电路(未图示)，在上面周围部，连接于集成电路而设置有由铝系金属等构成的多个连接衬垫6。在去除连接衬垫6的中央部的硅基板5的上面，设置由氧化硅等构成的绝缘膜7，经设置在绝缘膜7中的开口部8使连接衬垫6的中央部露出。在绝缘膜7的上面设置有由环氧类树脂或聚酰亚胺类树脂等构成的保护膜9。此时，在对应于绝缘膜7的开口部8的部分中的保护膜9中设置有开口部10。在保护膜9的上面设置有由铜等构成的底部金属层11。在底部金属层11的整个上面设置有由铜构成的配线12。将包含底部金属层11的配线12的一端部经两开口部8、10连接于连接衬垫6上。在配线12的连接衬垫部上面设置有由铜构成的柱状电极(外部连接用电极)13。在包含配线12的保护膜9的上面设置有由环氧类树脂或聚酰亚胺类树脂等构成的密封膜14，以使其上面变得与柱状电极13的上面大致为齐平面。这样，称为W-CSP的半导体构成体4构成为包含硅基板5、连接衬垫6、绝缘膜7，还包含保护膜9、配线12、柱状电极13、密封膜14。在半导体构成体4周围的导电性粘接层3的上面设置有方形框状的绝缘层15，使其上面变得与半导体构成体4的上面大致为齐平面。绝缘层15例如由环氧类树脂等热固化树脂、或在这种热固化树脂中混入由硅质填料等构成的加强材料的树脂来构成。在半导体构成体4和绝缘层15的上面，使其上面平坦地设置了上层绝缘膜16。上层绝缘膜16由用于增强(build up)基板中的通常称为增强材料的、例如在环氧类树脂等热固化树脂中混入由硅质填料等构成的加强材料的树脂来构成。在对应于柱状电极12的上面中央部的部分中的上层绝缘膜16中设置有开口部17。在上层绝缘膜16的上面设置有由铜等构成的上层底部金属层18。在上层底部金属层18的整个上面设置有由铜构成的上层配线(第2导电层)19。包含上层底部金属层18的上层配线19的一端部经上层绝缘膜16的开口部17连接于柱状电极12本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于：具有底板（１）；支撑在所述底板（１）上的至少一层的第１导电层（２、２４）；半导体构成体（４），其设置在所述底板（１）上，并且，具有半导体基板５和设置在该半导体基板５上的多个外部连接用电极（ ６、１３）；设置在所述半导体构成体（４）周围的所述底板（１）上的绝缘层（１５）；第２导电层（１９），其连接于所述半导体构成体（４）的外部连接用电极（６、１３），设置在所述半导体构成体（４）和所述绝缘层（１５）上；和上 下导通部（２７），其设置在所述绝缘膜（１５）和所述底板（１）的侧面，电连接所述第１导电层（２、２４）与所述第２导电层（１９）。

【技术特征摘要】
JP 2004-1-27 2004-0185371.一种半导体装置，其特征在于具有底板(1)；支撑在所述底板(1)上的至少一层的第1导电层(2、24)；半导体构成体(4)，其设置在所述底板(1)上，并且，具有半导体基板5和设置在该半导体基板5上的多个外部连接用电极(6、13)；设置在所述半导体构成体(4)周围的所述底板(1)上的绝缘层(15)；第2导电层(19)，其连接于所述半导体构成体(4)的外部连接用电极(6、13)，设置在所述半导体构成体(4)和所述绝缘层(15)上；和上下导通部(27)，其设置在所述绝缘膜(15)和所述底板(1)的侧面，电连接所述第1导电层(2、24)与所述第2导电层(19)。2.根据权利要求1所述的半导体装置，其特征在于所述上下导通部(27)，具有设置在所述绝缘膜(15)和所述底板(1)的侧面中的沟(26)和设置在所述沟(26)内的上下导通层(27a、27b)。3.根据权利要求2所述的半导体装置，其特征在于所述沟(26)的内壁面连接于所述绝缘膜(15)和所述底板(1)的侧面而形成。4.根据权利要求2所述的半导体装置，其特征在于所述沟(26)的内壁面的平面形状是半圆形。5.根据权利要求1所述的半导体装置，其特征在于在所述底板(1)的上面，连接于所述上下导通部(27)设置有接地层(2)。6.根据权利要求5所述的半导体装置，其特征在于所述半导体构成体(4)的半导体基板5经导电性粘接层(3)连接于所述接地层(2)上。7.根据权利要求1所述的半导体装置，其特征在于设置多层所述第2导电层(19)，最上层的所述第2导电层具有连接衬垫部，所述最上层的第2导电层去除所述连接衬垫部的部分后由上层外涂层膜(20)覆盖。8.根据权利要求7所述的半导体装置，其特征在于在所述最上层的第2导电层的所述连接衬垫部上设置有焊锡孔(22)。9.根据权利要求1所述的半导体装置，其特征在于在所述底板(1)的下面，连接于所述上下导通部(27)而设置有接地层(24)。10.根据权利要求1所述的半导体装置，其特征在于在所述底板(1)的下面，设置至少1层第1导电层(24)，所述第1导电层(24)的一部分连接于所述上下导通部(27)。11.根据权利要求10所述的半导体装置，其特征在于设置多层所述第1导电层(24)，最上层的所述第1导电层具有连接衬垫部，所述最下层的第1导电层去除所述连接衬垫部的部分后由下层外涂层膜(25)覆盖。12.根据权利要求11所述的半导体装置，其特征在于在所述下层涂层膜(25)的下面，连接于所述最下层的第1导电层的连接衬垫部设置有电子零件(52)。13.一种半导体装置的制造方法，其特征在于，具有如下步骤在具有第1导电层(2、24)的底板(1)上，使分别具有半导体基板(5)和设置在该半导体基板...

【专利技术属性】
技术研发人员：定别当裕康，
申请(专利权)人：卡西欧计算机株式会社，
类型：发明
国别省市：JP[日本]