提出了用于多芯片半导体器件的芯片及其制造方法,该芯片具有仅仅通过从芯片的前表面的处理(光刻,刻蚀)在芯片的前表面和/或后表面上形成的用于对准的标记,而不增加任何专用的工艺步骤到用于对准的标记的形成工艺。在用于多芯片半导体器件的单个芯片中具有两个或更多导电穿通栓塞的多芯片半导体器件的芯片中,采用一个或多个导电穿通栓塞用于对准的标记,并且该芯片被配置为允许识别用于多芯片半导体器件的芯片的前表面和/或后表面上的用于对准的标记。然后,在导电穿通栓塞的前表面和/或后表面上设置绝缘膜。
【技术实现步骤摘要】
本专利技术涉及用于多芯片半导体器件的芯片和采用该芯片的多芯片半导体器件及其制造方法,多芯片半导体器件具有用于对准的标记。
技术介绍
近年来,为了形成在计算机和通信设备中的关键性部分经常采用具有超大规模集成电路(VLSI)的半导体芯片(以下简单地称为“芯片”)。在这种芯片的用途中常常采用形成多个芯片的层叠体的结构。这里,当多个芯片用于形成层叠体时,特别的关键点可能是怎样调整各个芯片的位置,或也就是用于对准的方法。用于在多芯片层叠的半导体器件中建立对准的下列方法是公知的。日本未决专利号H10-303,364(1998)公开了一种用于建立芯片的对准的方法,其中在用于形成多层层叠体的各个芯片中设置无内置材料的通孔或其中内置有透明材料的通孔,用激光束从下面的方向照射通孔,通过设置在上侧的光探测器接收照射的激光束,然后移动各个芯片,以便获得最大强度的透射光,以实现上芯片和下芯片的对准。日本未决专利号2000-228,487也公开了一种用于建立芯片的对准的方法,其中当制造具有片上芯片结构的多芯片模块时,通过使用印刷机或激光标记器在芯片的背部上绘制标记,该芯片是面向下方向中键合的倒装芯片,然后采用该标记作为用于实现对准的标记。日本未决专利号2000-228,488也公开了一种用于建立芯片的对准的方法,其中当制造具有片上芯片结构的多芯片模块时,在面向下的方向中键合的倒装芯片的芯片背部上绘制电极标记,该标记对应于芯片表面上的电极位置,然后采用该标记作为用于实现对准的标记。日本未决专利号2001-217,387也公开了一种用于建立芯片的对准的方法,其中在将被连接以形成片上芯片结构的各两个芯片的表面的相应位置设置用于对准的标记,然后采用该标记作为用于实现对准的标记。日本未决专利号2002-76,247也公开了一种用于建立芯片的对准的方法,其中中空虚通孔具有从顶部布置的芯片至底部布置的芯片连续不断地减小的直径,以及各个层的虚通孔的中心被对准,以实现上芯片和下芯片的对准。
技术实现思路
现在已经发现了如上所述的这些相关技术文献在下列点中还具有改进的空间。由于日本未决专利号H10-303,364中描述的方法中,在进行对准的同时测量透射光强度的操作是必需的,因此该方法需要如激光的光源,用于接收来自光源的照射光的光探测器,以及用于贴装光源和光探测器的贴装器。当用于对准的通孔的直径较小时,光探测器处接收的可用光强度也较小,因此不能对准。另一方面,当通孔的直径较大时,尽管获得了足够的光强度,但是对准的精度更差。因此,需要用于透射照射光的通孔尺寸的最优化以及光源和光探测器的最优化。而且,该方法除设置穿通电极之外,还需要用于设置能透射光的用于对准的通孔的专用处理步骤,且因此对于其中基本上没有必要具有通孔的多芯片模块的顶层和底层的芯片也应该在其中具有通孔。如日本未决专利号2000-228,487所述,在芯片的背部上用线印刷机或激光标记器绘制标记的方法在低于1μm的精确级别不能实现精确的定位控制。因此,该方法不能提供足够级别的对准尺寸精度,且因此这种方法中用于精细间距键合的对准是不可能的。类似地,日本未决专利号2000-228488中描述了在对应于芯片表面上的电极位置的芯片的背部上绘制标记的方法不能实现低于1μm的精确级别的精确位置控制。此外,日本未决专利号2000-228,487和日本未决专利号2000-228,488描述的方法中,采用通过所谓的面向下方法结合上芯片和下芯片的操作,该方法是在同时图像识别下芯片上用于对准的标记和上芯片上的背部标记的同时结合上芯片和下芯片的方法。因此,当层叠具有相同尺寸的芯片时下芯片隐藏在上芯片后面,以致不能识别用于对准的标记,且因此在这种条件下该方法的应用是困难的。日本未决专利号2001-217,387中描述的方法是在普通倒装芯片键合机中采用的方法。该工艺需要在待结合以形成片上芯片结构的两个芯片的表面上的相应等效位置处分开地形成用于对准的标记。在比1μm更精细的级别中为了精确地控制芯片的后表面上的标记与前表面上用于对准的标记的对应,在分开的处理步骤中分开地提供用于对准的标记的方法是困难的。因此,在芯片被层叠以形成三层或更多层的情况下,该工艺绝对不可能实现1μm或更精细的层叠布置的精度的改进。如日本未决专利号2002-76,247所述,采用具有连续减小直径的中空虚通孔的方法,对于以1μm或更精细的级别对准具有不同直径的虚通孔的中心,即使虚通孔具有更高的精度,也不能期望提供提高的精度。总之,现有技术中用于实现对准的方法不可能提供1μm或更精细级别的对准精度,且因此对准具有键合的更精细间距的芯片是不可能的。而且,在某些情况下,为了形成用于对准的标记必须添加额外的工艺步骤。根据本专利技术的一个方面,提供一种用于构成具有多个层叠的半导体芯片的多芯片半导体器件的芯片,其包括衬底;以及由贯穿衬底的导电材料构成的多个导电穿通栓塞,其中多个导电穿通栓塞包括第一导电穿通栓塞和与第一导电穿通栓塞分开地设置的第二导电穿通栓塞,其中第一导电穿通栓塞和第二导电穿通栓塞被配置为在平面图中有可见的区别,并且其中第二导电穿通栓塞是用于对准的标记。根据本专利技术的另一方面,提供一种用于多芯片半导体器件的芯片,在用于多芯片半导体器件的一个芯片中包括两个或更多的导电穿通栓塞,其中采用导电穿通栓塞中的一个或多个作为用于对准的标记,并且其中该芯片具有提供可显著地识别用于多芯片半导体器件的芯片的前表面和/或后表面上用于对准的标记的结构。在本专利技术的这些方面中,术语“第二导电穿通栓塞是与第一导电穿通栓塞分开地提供”指包括内置在不同的通孔内的这些导电栓塞的结构,并且该术语不包括其中例如导电穿通栓塞的周围被其它导电穿通栓塞围绕和这些导电穿通栓塞设置在一个通孔内的结构。由于在本专利技术的芯片中,第一导电穿通栓塞和第二导电穿通栓塞被配置为在平面图中有可见的区别,因此当构成多芯片半导体器件时,可以明确地识别对准标记的位置,以提供精确对准。而且,用于本专利技术的多芯片半导体器件的芯片包括用于对准的标记,该标记由导电穿通栓塞构成。因此,可以仅仅用从其表面进行的处理(如光刻,刻蚀等)在芯片的前表面和/或后表面上形成用于对准的标记。更具体地说,根据本专利技术的这些方面的芯片还可以包括一个结构,其中在衬底内设置的第一孔内设置第一导电穿通栓塞,并且其中在衬底内设置的第二孔内设置第二导电穿通栓塞,通过刻蚀掉衬底的预定区形成第一和第二孔。本专利技术的这些方面还包括一个附加的结构,其中通过相同工艺形成第一导电穿通栓塞和第二导电穿通栓塞。由于通过使用导电穿通栓塞中的一个提供用于在本专利技术的芯片上对准的标记,因此可以以例如比1μm更精细的精度级别控制其位置和尺寸。因此,如果通过使用以比1μm更精细的精度级别形成的用于对准的标记来对准芯片,那么该芯片可以用比1μm更精细的对准精度级别对准。这里,如果芯片具有上述结构,那么根据本专利技术的芯片是令人满意的,并且本专利技术并不意图限于包括如晶体管等有源元件器件。例如,本专利技术的芯片也可以包括硅间隔片等。这里,在本说明书中,间隔片是用于在多芯片半导体器件中的每个层叠芯片之间提供电耦合的平板部件,且包括如硅衬底等的衬底和贯穿衬底的穿通电极。穿通电极被电耦合到间隔片的上部上设置的半本文档来自技高网...
【技术保护点】
一种用于构成具有多个层叠半导体芯片的多芯片半导体器件的芯片,其包括:衬底;以及由贯穿所述衬底的导电材料构成的多个导电穿通栓塞,其中所述的多个导电穿通栓塞包括第一导电穿通栓塞和与所述的第一导电穿通栓塞分开地设置的第二导 电穿通栓塞,其中所述的第一导电穿通栓塞和所述的第二导电穿通栓塞被配置为在平面图中有可见的区别,以及其中所述第二导电穿通栓塞是用于对准的标记。
【技术特征摘要】
JP 2004-1-28 2004-0204441.一种用于构成具有多个层叠半导体芯片的多芯片半导体器件的芯片,其包括衬底;以及由贯穿所述衬底的导电材料构成的多个导电穿通栓塞,其中所述的多个导电穿通栓塞包括第一导电穿通栓塞和与所述的第一导电穿通栓塞分开地设置的第二导电穿通栓塞,其中所述的第一导电穿通栓塞和所述的第二导电穿通栓塞被配置为在平面图中有可见的区别,以及其中所述第二导电穿通栓塞是用于对准的标记。2.根据权利要求1的芯片,其中所述的第一导电穿通栓塞将所述衬底表面上设置的第一导电部件耦合到所述衬底的另一表面上设置的第二导电部件。3.根据权利要求1的芯片,其中在所述衬底内设置的第一孔内设置所述第一导电穿通栓塞,以及其中在所述衬底内设置的第二孔内设置所述第二导电穿通栓塞,通过刻蚀掉所述衬底的预定区形成所述第一孔和所述第二孔。4.一种用于多芯片半导体器件的芯片,在用于该多芯片半导体器件的一个芯片中包括两个或更多导电穿通栓塞,其中采用一个或多个所述导电穿通栓塞作为用于对准的标记,以及其中该芯片具有在用于所述多芯片半导体器件的所述芯片的前表面和/或后表面上提供可见地识别用于对准的所述标记的能力的结构。5.根据权利要求4的芯片,其中用于对准的所述标记被配置为通过用于对准的所述标记的二维几何形状提供可见地识别的能力。6.根据权利要求4的芯片,其中用于对准的所述标记配置为通过用于布置用于对准的所述标记与用于布置所述导电穿通栓塞的位置的相对位置提供可见地识别的能力。7.根据权利要求4的芯片,其中在具有相同几何形状的所述芯片的前表面和后表面上设置用于对准的所述标记。8.根据权利要求4的芯片,其中用于对准的所述标记具有其不对称的几何形状或不对称的布置。9.根据权利要求4的芯片,其中用于对准的标记的所述导电穿通栓塞具有等于或小于其它导电穿通栓塞的最小宽度的其截面的最小宽度。10.根据权利要求4的芯片,其中用于对准的所述标记采用的所述导电穿通栓塞的前表面和/或后表面覆有绝缘材料。11.根据权利要求4的芯片,其中用于对准的所述标记是用于贴装的对准标记。12.根据权利要求5的芯片,其中用于对准的所述标记是用于光刻工艺的定位标记。13.根据权利要求12的...
【专利技术属性】
技术研发人员:松井聪,
申请(专利权)人:恩益禧电子股份有限公司,
类型:发明
国别省市:JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。