一种图形引擎芯片及其应用方法技术

一种图形引擎芯片及其应用方法，该图形引擎芯片包括：各个处理通道的ＧＥ　　ＣＭＤ　　ＦＩＦＯ接收集成电路中的处理器发送的携带时间间隔控制信息的绘图指令并存储；各个处理通道的Ｓｅｑｕｅｎｃｅｒ提取所对应的ＧＥ　　ＣＭＤ　　ＦＩＦＯ所存储的绘图指令，根据绘图指令携带的时间间隔控制信息确定执行绘图指令的时间，在绘图指令执行时间到时时将绘图指令发送给仲裁器；仲裁器根据预先设定的各个处理通道的Ｓｅｑｕｅｎｃｅｒ优先级高低确定执行绘图指令的顺序，按照确定的顺序依次将绘图指令发送给ＧＥ；ＧＥ执行接收到的绘图指令，修改Ｄｉｓｐｌａｙ　　Ｍｅｍｏｒｙ当前所存储的绘图数据；Ｄｉｓｐｌａｙ　　Ｍｅｍｏｒｙ存储所修改的绘图数据，通过Ｄｉｓｐｌａｙ　　Ｃｏｎｔｒｏｌｌｅｒ将所存储的绘图数据发送给Ｄｉｓｐｌａｙｅｒ；Ｄｉｓｐｌａｙｅｒ根据绘图数据显示图形。

【技术实现步骤摘要】

本专利技术涉及集成电路中的芯片制造技术，特别涉及。
技术介绍
目前，图形引擎芯片使用在集成电路中，帮助集成电路中的处理器，如中央处理器(CPU)加速绘图处理。在集成电路中使用的图形引擎芯片的结构如图1所示，该芯片包括绘图指令缓冲区(GE CMD FIFO)100、图形处理引擎(GE)101、显示存储区(Display Memory)102、显示控制器(DisplayController)103、显示器(Displayer)104、图形处理引擎存储区(GE Memory)105和直接存储器存储(DMA)控制器106。其中，GE CMD FIFO100、GE101、Display Memory102、Display Controller103和Displayer104依次相连；GEMemory105和DMA控制器106相连接后，GE Memory105的另一端连接到GE101上，DMA控制器106的另一端连接到Display Memory102上。当集成电路要进行绘图处理时，如图2所示，图2为现有技术应用图形引擎芯片的方法流程图步骤200、集成电路中的处理器向GE CMD FIFO100发送绘图指令。步骤201、GE CMD FIFO100接收该绘图指令并存储。GE CMD FIFO100是一个先进先出的缓冲区。步骤202、GE101空闲，从GE CMD FIFO100中按照先后顺序提取最先存储在GE CMD FIFO100的绘图指令。步骤203、GE101执行该绘图指令，按照该绘图指令修改DisplayMemory102的绘图数据，达到改变当前所显示图形的目的。当GE101执行该绘图指令时，要进行大量的运算，这就需要GEMemory105对GE101中的绘图数据进行缓存。步骤204、Display Memory102存储修改后的绘图数据，通过DisplayController103的控制，把所存储的绘图数据输出给Displayer104。步骤205、Displayer104根据接收到的绘图数据显示图形。当Display Memory102和GE101之间需要传输大量绘图数据的时候并且在GE101对绘图数据处理的同时，也可以采用DMA控制器106控制绘图数据的传输，使绘图数据从GE Memory105、再通过DMA控制器106传输到Display Memory102中。这样，就可以节省GE101在两个Memory之间搬运数据的时间。从目前的图形引擎芯片及其应用可以看出，集成电路中的处理器发送的绘图指令中没有携带时间信息值，GE CMD FIFO100按照接收绘图指令的时间先后依次将绘图指令进行存储，相应地，GE101每一次执行的绘图指令为最先存储在GE CMD FIFO100的绘图指令。当集成电路完成绘图过程时，需要图形引擎芯片按照确定的时间间隔执行多次绘图指令，而多次绘图指令之间执行的时间间隔图形引擎芯片无法控制，只能由集成电路的处理器控制发送多次绘图指令的时间间隔，从而达到控制多次绘图指令执行时间的目的。因此，为了让GE按照设定的时间点依次执行绘图过程中的各个绘图指令，在绘图过程中不中断绘图，需要集成电路中的处理器控制每次绘图指令执行之时间间隔，及时发送绘图指令，这样就增加了对集成电路中的处理器的中断，降低了集成电路中的处理器工作效率。综上所述，目前的图形引擎芯片及其应用存在着以下缺点1、会造成与图形引擎芯片连接的集成电路中的处理器，如CPU响应图形引擎芯片的频次较为频繁，并且增加了集成电路中的处理器的负荷；2、造成图形引擎芯片绘图的时刻精度取决于集成电路中的处理器响应时间，不容易精确控制整个绘图过程。更进一步地，由于目前的图形引擎芯片中只有一个GE CMD FIFO100，所以无法并行处理绘图指令。
技术实现思路
有鉴于此，本专利技术的主要目的在于一方面提供一种图形引擎芯片，该芯片能够在实现绘图的过程中，不仅不受集成电路中的处理器响应时间的影响，提高绘图的时刻精度；而且能够并行处理绘图指令。本专利技术的另一方面提供一种图形引擎芯片的应用方法，该方法能够在实现绘图的过程中，不仅不受集成电路中的处理器响应时间的影响，提高绘图的时刻精度；而且能够并行处理绘图指令。根据上述目的，本专利技术的技术方案是这样实现的一种图形引擎芯片，该芯片包括图形处理引擎GE、显示存储区DisplayMemory、显示控制器Display Controller和显示器Displayer依次相连，该芯片还包括一个以上的绘图命令缓冲区GE CMD FIFO和一个以上的调度器Sequencer分别相连构成的一个以上的处理通道，以及分别与一个以上的处理通道的Sequencer端相连的仲裁器，该仲裁器的另一端与GE相连，该一个以上的处理通道的GE CMD FIFO端分别和集成电路中的处理器相连，其中，各个处理通道的GE CMD FIFO接收集成电路中的处理器发送的携带时间间隔控制信息的绘图指令并存储；各个处理通道的Sequencer提取所对应的GECMD FIFO所存储的绘图指令，根据绘图指令携带的时间间隔控制信息确定执行绘图指令的时间，在绘图指令执行时间到时时将绘图指令发送给仲裁器；仲裁器根据预先设定的各个处理通道的Sequencer优先级高低确定执行绘图指令的顺序，按照确定的顺序依次将绘图指令发送给GE；GE执行接收到的绘图指令，修改Display Memory当前所存储的绘图数据；Display Memory存储所修改的绘图数据，通过Display Controller将所存储的绘图数据发送给Displayer；Displayer根据绘图数据显示图形。该芯片还包括与GE相连接的图形处理引擎存储区GE Memory，用于对GE执行绘图指令时产生的绘图数据进行缓存。该芯片还包括直接存储器DMA控制器，该DMA控制器连接在GE Memory和Display Memory之间，用于在GE对绘图数据处理的同时，控制传输GEMemory和Display Memory之间的绘图数据。一种图形引擎芯片的应用方法，该方法包括A、集成电路中的处理器给图形引擎芯片发送携带了时间间隔控制信息的绘图指令；B、所述图形引擎芯片根据绘图指令携带的时间间隔控制信息确定执行绘图指令的时间；C、等待执行绘图指令的时间到时时，图形引擎芯片判断在一个时间点上是否有一个以上的绘图指令要执行，如果是，执行步骤D，否则，执行绘图指令；D、图形引擎芯片确定绘图指令的优先级，按照优先级顺序依次执行绘图指令。所述时间间隔控制信息为时间戳。步骤B所述确定执行绘图指令的时间的过程为图形引擎芯片的Sequencer根据绘图指令携带的时间间隔控制信息确定执行绘图指令的时间。步骤C所述执行绘图指令的过程为在绘图指令执行时间到时时图形引擎芯片的Sequencer将绘图指令发送给图形引擎芯片的仲裁器；图形引擎芯片的仲裁器将绘图指令发送给图形引擎芯片的GE；图形引擎芯片的GE执行接收到的绘图指令，修改图形引擎芯片的DisplayMemory当前所存储的绘图数据；图形引擎芯片的Display Memory存储所修改的绘图数据，通过图形引擎芯片的Display Controller将所存储的绘图数据发送给本文档来自技高网...

【技术保护点】
一种图形引擎芯片，该芯片包括：图形处理引擎ＧＥ、显示存储区ＤｉｓｐｌａｙＭｅｍｏｒｙ、显示控制器ＤｉｓｐｌａｙＣｏｎｔｒｏｌｌｅｒ和显示器Ｄｉｓｐｌａｙｅｒ依次相连，其特征在于，该芯片还包括一个以上的绘图命令缓冲区ＧＥＣＭＤ ＦＩＦＯ和一个以上的调度器Ｓｅｑｕｅｎｃｅｒ分别相连构成的一个以上的处理通道，以及分别与一个以上的处理通道的Ｓｅｑｕｅｎｃｅｒ端相连的仲裁器，该仲裁器的另一端与ＧＥ相连，该一个以上的处理通道的ＧＥＣＭＤＦＩＦＯ端分别和集成电路中的处 理器相连，其中，各个处理通道的ＧＥＣＭＤＦＩＦＯ接收集成电路中的处理器发送的携带时间间隔控制信息的绘图指令并存储；各个处理通道的Ｓｅｑｕｅｎｃｅｒ提取所对应的ＧＥＣＭＤＦＩＦＯ所存储的绘图指令，根据绘图指令携带的时间 间隔控制信息确定执行绘图指令的时间，在绘图指令执行时间到时时将绘图指令发送给仲裁器；仲裁器根据预先设定的各个处理通道的Ｓｅｑｕｅｎｃｅｒ优先级高低确定执行绘图指令的顺序，按照确定的顺序依次将绘图指令发送给ＧＥ；ＧＥ执行接收到的绘图指令，修改ＤｉｓｐｌａｙＭｅｍｏｒｙ当前所存储的绘图数据；ＤｉｓｐｌａｙＭｅｍｏｒｙ存储所修改的绘图数据，通过ＤｉｓｐｌａｙＣｏｎｔｒｏｌｌｅｒ将所存储的绘图数据发送给Ｄｉｓｐｌａｙｅｒ；Ｄｉｓｐｌａｙｅｒ根据绘图数据显示图形。...

【技术特征摘要】
1.一种图形引擎芯片，该芯片包括图形处理引擎GE、显示存储区DisplayMemory、显示控制器Display Controller和显示器Displayer依次相连，其特征在于，该芯片还包括一个以上的绘图命令缓冲区GE CMD FIFO和一个以上的调度器Sequencer分别相连构成的一个以上的处理通道，以及分别与一个以上的处理通道的Sequencer端相连的仲裁器，该仲裁器的另一端与GE相连，该一个以上的处理通道的GE CMD FIFO端分别和集成电路中的处理器相连，其中，各个处理通道的GE CMD FIFO接收集成电路中的处理器发送的携带时间间隔控制信息的绘图指令并存储；各个处理通道的Sequencer提取所对应的GECMD FIFO所存储的绘图指令，根据绘图指令携带的时间间隔控制信息确定执行绘图指令的时间，在绘图指令执行时间到时时将绘图指令发送给仲裁器；仲裁器根据预先设定的各个处理通道的Sequencer优先级高低确定执行绘图指令的顺序，按照确定的顺序依次将绘图指令发送给GE；GE执行接收到的绘图指令，修改Display Memory当前所存储的绘图数据；Display Memory存储所修改的绘图数据，通过Display Controller将所存储的绘图数据发送给Displayer；Displayer根据绘图数据显示图形。2.如权利要求1所述的芯片，其特征在于，该芯片还包括与GE相连接的图形处理引擎存储区GE Memory，用于对GE执行绘图指令时产生的绘图数据进行缓存。3.如权利要求2所述的芯片，其特征在于，该芯片还包括直接存储器DMA控制器，该DMA控制器连接在GE Memory和Display Memory之间，用于在GE对绘图数据处理的同时，控制传输GE Memory和Display Memory之间的绘图数据。4.一种权利要求1所述图形引擎芯片的应用方法，其特征在于，该方法包括A、集成电路中的处理器给图形引擎芯片发送携带了时间间隔控制信息的绘图指令；B、所述图形引擎芯片根据绘图指令携带的时间间隔控制信息确定执行绘图指令的时间；C、等待执行绘图指令的时间到时时，图形引擎芯片判断在一个时间点上是否有一个以上的绘图指令要执行，如果是，...

【专利技术属性】
技术研发人员：金传恩，戴春泉，
申请(专利权)人：北京中星微电子有限公司，
类型：发明
国别省市：11[中国|北京]