存储器件的控制方法技术

本发明专利技术涉及一种存储器件的控制方法。该存储器件的控制方法包括：使所述存储器件工作在部分耗尽绝缘体上硅状态；于所述存储器件的控制栅施加第一控制电压，以使所述浮体区形成势阱；降低所述源区与所述次源区之间的势垒，向所述浮体区注入电子，使得所述浮体区的电势降低，执行写"1"操作；增加所述源区与所述次源区之间的势垒，使得所述浮体区的电势保持不变，执行写"0"操作。本发明专利技术提供的存储器件的控制方法，通过于源区与次源区间形成势垒结构，能够在不改变存储器件垂直结构的情况下，在同一存储器件中实现双存储位点，增加存储器件的存储位数。储位数。储位数。

【技术实现步骤摘要】
存储器件的控制方法


[0001]本专利技术涉及存储
，特别是涉及一种存储器件的控制方法。

技术介绍

[0002]存储器件是一类能够存储大量二值信息的器件，由于计算机以及其它一些数字系统的工作过程中，都要对大量数据进行存储，所以存储器也就成为了计算机以及其他这些数字系统不可缺少的组成部分。
[0003]由于计算机要处理的数据量越来越大，要求存储器件具有更大的存储容量，因此存储容量是衡量存储器件性能的最重要指标。

技术实现思路

[0004]基于此，有必要针对上述
技术介绍
中的技术问题，提供一种能够增加存储器件的存储位数的存储器件的控制方法。
[0005]根据一些实施例，本专利技术第一方面提供一种存储器件的控制方法，所述存储器件包括：栅极、源区、漏区、次源区及浮体区；其中
[0006]所述栅极包括上下间隔叠置的控制栅和浮栅；
[0007]所述源区及所述漏区分别位于所述栅极相对的两侧；
[0008]所述次源区位于所述源区内；
[0009]所述浮体区位于所述源区与所述漏区之间；
[0010]所述控制方法包括如下步骤：
[0011]使所述存储器件工作在部分耗尽绝缘体上硅状态；
[0012]于所述存储器件的控制栅施加第一控制电压，以使所述浮体区形成势阱；
[0013]降低所述源区与所述次源区之间的势垒，向所述浮体区注入电子，使得所述浮体区的电势降低，执行写"1"操作；
[0014]增加所述源区与所述次源区之间的势垒，使得所述浮体区的电势保持不变，执行写"0"操作。
[0015]上述实施例提供的存储器件的控制方法，通过使存储器件工作在部分耗尽绝缘体上硅(PDSOI，Partially Depleted Silicon On Insulator)状态，使得存储器件能够表现出浮体效应(Floating body effect)；通过在浮体区形成势阱，使得源区与次源区间形成势垒结构；通过于源区与次源区间形成势垒结构，使得该存储器件的控制方法能够通过源区与次源区间的势垒结构，控制浮体区的电势，执行写入"1"或者写入"0"的操作；通过于源区与次源区间形成势垒结构，能够在不改变存储器件垂直结构的情况下，在同一存储器件中实现双存储位点，增加存储器件的存储位数。
[0016]在其中一个实施例中，执行所述写"1"操作和执行所述写"0"操作之前，均还包括如下步骤：
[0017]对已写入的数据进行擦除。
[0018]上述实施例提供的存储器件的控制方法，通过在执行写入"1"或者写入"0"的操作之前，对已写入的数据进行擦除，使得每次执行写入操作之前，存储器件的状态均为"0"。
[0019]在其中一个实施例中，所述源区与第一写入位线相连接，所述次源区与第二写入位线相连接，所述栅极与字线相连接，所述漏区与读取位线相连接；经由所述字线向所述控制栅施加所述第一控制电压。
[0020]上述实施例提供的存储器件的控制方法，通过第一写入位线连接至源区，第二写入位线连接至次源区，使得存储器件能够通过第一写入位线和/或第二写入位线写入数据；通过于源区与次源区间形成势垒结构，能够在不改变存储器件垂直结构的情况下，在同一存储器件中实现双存储位点，增加存储器件的存储位数。
[0021]在其中一个实施例中，所述方法还包括如下步骤：
[0022]降低所述第一写入位线的电压，使得所述次源区与所述浮体区之间形成势垒，且确保所述浮体区与所述漏区存在势垒，以执行所述存储器件写入数据的保持操作。
[0023]在其中一个实施例中，执行所述保持操作的过程中，还包括如下步骤：
[0024]定时刷新所述存储器件写入的数据。
[0025]上述实施例提供的存储器件的控制方法，通过定时刷新存储器件写入的数据，避免浮体区内的势阱中存在载流子的产生和/或复合。
[0026]在其中一个实施例中，所述方法还包括如下步骤：
[0027]将所述控制栅上施加的控制电压置零，并读取所述读取位线上的读取电流，以执行读取操作。
[0028]在其中一个实施例中，所述执行读取操作的过程中，所述读取电流为直流电流。
[0029]在其中一个实施例中，所述执行读取操作的过程中，读取"1"时的所述读取电流与读取"0"时的所述读取电流的差值大于100μA/μm。
[0030]上述实施例提供的存储器件的控制方法，通过读取"1"时的读取电流与读取"0"时的读取电流的差值大于100μA/μm，使得写"1"数据与写"0"数据较容易区分。
[0031]在其中一个实施例中，写入的数据存储于所述浮栅内及所述浮体区内。
[0032]在其中一个实施例中，所述方法还包括如下步骤：
[0033]于所述控制栅施加第二控制电压，以清除所述浮体区内的存储电荷；
[0034]其中，所述第二控制电压大于所述第一控制电压。
[0035]上述实施例提供的存储器件的控制方法，通过于控制栅施加第二控制电压，使得在清除存储器件浮体区内的存储电荷时，保留浮栅内的存储电荷，避免在提高存储器件存储位数的同时导致擦写次数的降低及时间增加的问题。
[0036]在其中一个实施例中，所述方法还包括如下步骤：
[0037]于所述控制栅施加第三控制电压，以清除所述浮栅内及所述浮体区内的存储电荷；
[0038]其中，所述第三控制电压大于所述第二控制电压。
附图说明
[0039]为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本
申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0040]图1为本申请其中一个实施例提供的存储器件的控制方法中，存储器件的结构示意图；
[0041]图2为本申请其中一个实施例提供的存储器件的控制方法的流程图；
[0042]图3为本申请其中一个实施例提供的存储器件的控制方法中，存储器件的电路原理图。
[0043]附图标记说明：
[0044]1、栅极；101、控制栅；102、浮栅；103、浮栅介质层；104、控制栅介质层；2、源区；3、漏区；4、次源区；5、浮体区；6、衬底；7、埋氧层。
具体实施方式
[0045]为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
[0046]除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的
的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
[0047]可以理解，本申请所使用的术语“第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器件的控制方法，其特征在于，所述存储器件包括：栅极、源区、漏区、次源区及浮体区；其中所述栅极包括上下间隔叠置的控制栅和浮栅；所述源区及所述漏区分别位于所述栅极相对的两侧；所述次源区位于所述源区内；所述浮体区位于所述源区与所述漏区之间；所述控制方法包括如下步骤：使所述存储器件工作在部分耗尽绝缘体上硅状态；于所述存储器件的控制栅施加第一控制电压，以使所述浮体区形成势阱；降低所述源区与所述次源区之间的势垒，向所述浮体区注入电子，使得所述浮体区的电势降低，执行写"1"操作；增加所述源区与所述次源区之间的势垒，使得所述浮体区的电势保持不变，执行写"0"操作。2.根据权利要求1所述的存储器件的控制方法，其特征在于，执行所述写“1”操作和执行所述写“0”操作之前，均还包括如下步骤：对已写入的数据进行擦除。3.根据权利要求1所述的存储器件的控制方法，其特征在于，所述源区与第一写入位线相连接，所述次源区与第二写入位线相连接，所述栅极与字线相连接，所述漏区与读取位线相连接；经由所述字线向所述控制栅施加所述第一控制电压。4.根据权利要求3所述的存储器件的控制方法，其特征在于，所述方法还包括如下步骤：降低所述第一写入位线的电压，使得所述次源区与所述浮体区之间形成势垒，且确保所述浮体区与所述漏区存在势垒，以...

【专利技术属性】
技术研发人员：张骥，叶甜春，罗军，赵杰，
申请(专利权)人：澳芯集成电路技术广东有限公司，
类型：发明
国别省市：