源极及漏极中具含掺质金属的晶体管制造技术

本发明专利技术关于一种晶体管及其制造方法。一栅极介电质与栅极系形成于一工作部件上，且一晶体管的源极与漏极区域是嵌壁式的，填充一含掺质金属于凹槽中，并利用一低温退火过程来形成掺杂区域于与该含掺质金属区域相邻的工作部件中，进而形成一种具有较小的有效氧化物厚度与良好控制的接合深度的晶体管。

【技术实现步骤摘要】

本专利技术一般是关于半导体装置，且特别是关于一种晶体管的制造方法及其结构。
技术介绍
半导体装置可应用于多种电子领域之应用中，例如个人计算机、行动电话、数字相机、以及其它的电子设备等；而在半导体装置中广泛使用的组件则为晶体管，举例而言，在一个单一集成电路上便具有百万个晶体管。在半导体装置制造中所使用之最常见的晶体管类型则为金属氧化物半导体场效晶体管(金氧半场效晶体管，MOSFET)。在过去，MOSFET装置之栅极介电质一般包含二氧化硅，然而随着装置尺寸减小，二氧化硅则因栅极泄漏电流而成为导致装置性能降低的一个问题；因此，在工业应用上便朝向于使用具有高介电常数(k)之材料(例如介电常数高于3.9或更大者)，来作为MOSFET装置中的栅极介电质。在国际半导体技术蓝图(ITRS，International TechnologyRoadmap for Semiconductor)2003年发行版本中认定了高介电常数(k)之栅极介电质的发展是重大挑战之一；在此，该发行版本亦列为本专利技术之参考文献，其认定了技术挑战以及在未来15年中所需要面对的半导体工业。对于低功率逻辑(例如可携式电子产品)而言，为了延长电池的使用寿命而使用具有低泄漏电流的装置是很重要的，栅极泄漏电流与次要临界泄漏、接合泄漏以及价带-至-价带穿隧一样，都必须于低功率应用中加以控制。对于高性能(亦及高速)应用而言，具有一低片状电阻(sheet resistance)与最小有效栅极氧化物厚度则是非常重要的。为了完全实现减小晶体管尺寸的效益，需将该栅极氧化物厚度减小至低于2nm；然而，在许多要求低备用功率消耗之装置应用中，其所导致的栅极泄漏电流使得如此薄的氧化物无法被使用；因此，无可避免地必须使用一个具有更高介电常数的替代介电质材料来取代原有的栅极氧化物介电质材料。然而，使用高介电常数(k)介电质材料之装置性能亦受到介电层中捕捉之电荷的影响，其降低了电荷移动率，并使得其驱动电流较具有二氧化硅栅极氧化物者为低，因而降低了具有高介电常数(k)栅极介电质材料之晶体管的速度与性能。图1为一习知之半导体装置的截面图，该半导体装置100包含了一具有高介电常数(k)栅极介电质材料之晶体管。该半导体装置100具有形成于一工作部件102中之场效氧化物区域104；该晶体管包含了由一信道区域C隔开之一源极S与一漏极D，该晶体管包含一栅极介电质108，其含有一高介电常数(k)绝缘材料；一栅极110则形成于该栅极介电质108上，如图中所示。在形成该栅极110后，便对该源极区域S与该漏极区域D进行轻微掺杂，例如利用一轻微掺杂之漏极(LDD)布植，以形成该源极S与漏极D之延伸区域128。接着，沿着该栅极110与该栅极介电质108之侧壁形成绝缘间隙物112，并于该工作部件102的暴露表面上施行一源极/漏极布植，并接着执行一高温热退火(执行之一般温度约为1000至1015℃)，以形成该源极S与该漏极D。图1所示之习知半导体装置100的问题在于该工作部件102与该高介电常数(k)介电质108间所形成的一接口氧化物114，以及在该介电常数(k)介电质108与该栅极110间所形成的一接口氧化物116。该等接口氧化物114与116之形成原因在于，举例而言，在沉积该高介电常数(k)介电质108期间，该工作部件102中所含的硅一般会在氧存在时具有形成二氧化硅的高度趋势，因而形成了该介电氧化物114。同样的，该栅极110通常包含了多晶硅，其亦趋向于形成二氧化硅116于该高介电常数(k)介电质108之顶部表面上。该半导体装置100的该源极S与该漏极D区域之形成是藉由布植一掺杂物种之离子以及对该工作部件102退火以使掺杂物扩散于该工作部件102内之深处，而形成该源极S与该漏极D区域。此习知之结构100的问题在于用以形成该源极S与该漏极D之高温退火过程会降低该高介电常数(k)栅极介电质108之介电常数，特别是，当暴露于一高温处理时，该等接口氧化物114与116会变得更厚，其增加了从该半导体装置100之整体栅极堆栈(该接口氧化物114、该高介电常数(k)介电质108与该接口氧化物116)所电性评估之有效氧化物厚度(EOT)118；因此，使用一高介电常数(k)介电质作为该栅极介电质108，在减小该装置100之尺寸时，便难以将该栅极介电质108厚度降低至该晶体管设计所需之厚度。图1所示之习知半导体装置100所具有的另一问题为，由于该源极S与该漏极D是利用离子布植而形成，因此难以符合先进技术所需之较小的接合深度Xj与片状电阻Rs；该接合深度Xj越厚，便会产生更多的短信道效应，例如热载子效应会变得严重并降低晶体管的可靠度，导致源极S与漏极D泄漏及/或击穿(punch-through)现象。此外，该装置100具有高片状电阻Rs，其降低了驱动电流与电路速度，因而使得该半导体装置100必须降低可靠度以使用于高性能及/或高速度之应用。因此，在此领域中需要一种晶体管设计与制造方法，其降低了栅极介电质厚度、接合深度与片状电阻。
技术实现思路
上述之各种问题以及其它可能的问题皆可藉由本专利技术之较佳实施例而解决或加以避免，且藉由本专利技术亦实现了技术上的优势；本专利技术包含了一种晶体管，其具有的源极与漏极区域包含一含掺质金属，且利用一低温退火过程来使得该含掺质金属中的掺杂物扩散至与该含掺质金属相邻的工作部件中，而形成掺杂区域。该等掺杂区域与该含掺质金属包含了晶体管之源极与漏极。由于该掺杂区域是利用低温退火过程而形成，因而在低温退火过程中，栅极介电质的有效氧化物厚度并不会增加，因而可形成较薄的有效栅极介电质(或氧化物)厚度；此外，低温退火过程亦可产生一较低的接合深度。根据本专利技术之一较佳实施例，一晶体管包含了一源极与一漏极，其位于一工作部件中；该工作部件具有一顶部表面，该源极与该漏极是由一信道区域所分隔。该源极与漏极各包含一含掺质金属区域与一掺杂区域，该含掺质金属区域是位于该工作部件的该顶部表面内，而该掺杂区域是位于与各含掺质金属区域相邻之该工作部件中。一栅极介电质是位于该信道区域与该源极与该漏极的一部份上。一栅极是位于该栅极介电质上。根据本专利技术之另一较佳实施例，一晶体管包含了一源极，其位于一工作部件中，该工作部件具有一顶部表面。该源极包含一第一含掺质金属区域与一第一掺杂区域，该第一含掺质金属区域是位于该工作部件的该顶部表面内，而该第一掺杂区域是位于与该第一含掺质金属区域相邻之该工作部件中。一漏极是位于该工作部件中，该漏极是藉由一信道区域而自该源极分隔，其中该漏极包含一第二含掺质金属区域与一第二掺杂区域，该第二含掺质金属区域是位于该工作部件的该顶部表面内，而该第二掺杂区域是位于与该第二含掺质金属区域相邻之该工作部件中。一栅极介电质是位于该信道区域与该源极与该漏极的一部份上。一栅极是位于该栅极介电质上。根据本专利技术之又一较佳实施例，一种用以制造一晶体管之方法包含了提供一工作部件；沉积一栅极介电质材料于该工作部件上；以及沉积一栅极材料于该栅极介电质材料上；对该栅极材料与栅极介电质材料加以图样化，以形成一栅极与一栅极介电质于该工作部件之一信道区域上；一第一凹槽是形成于该工作部件之一源极区域中，而一第二凹槽是形成于该工作部件之一漏极区域中，该源极本文档来自技高网...

【技术保护点】
一种晶体管，其包含：一源极与一漏极，其位于一工作部件中，该工作部件具有一顶部表面，该源极与该漏极是由一信道区域所分隔，其中该源极与漏极各包含一含掺质金属区域与一掺杂区域，该含掺质金属区域是位于该工作部件的该顶部表面内，而该掺杂区域是与各含掺质金属区域相邻而位于该工作部件中；一栅极介电质，其位于该信道区域与该源极与该漏极的一部份上；以及一栅极，其位于该栅极介电质上。

【技术特征摘要】
US 2004-3-18 10/8036451.一种晶体管，其包含一源极与一漏极，其位于一工作部件中，该工作部件具有一顶部表面，该源极与该漏极是由一信道区域所分隔，其中该源极与漏极各包含一含掺质金属区域与一掺杂区域，该含掺质金属区域是位于该工作部件的该顶部表面内，而该掺杂区域是与各含掺质金属区域相邻而位于该工作部件中；一栅极介电质，其位于该信道区域与该源极与该漏极的一部份上；以及一栅极，其位于该栅极介电质上。2.如权利要求1所述的晶体管，其中该含掺质金属区域具有的厚度约为200或小于200。3.如权利要求2所述的晶体管，其中该含掺质金属区域包含TiB2、ZrB2、HfB2、ZrP、TiP、ZrSb2、TiSb2、HfSb2、或是含Zr或Hf砷化物。4.如权利要求1所述的晶体管，其中该掺杂区域具有的厚度约为100或小于100。5.如权利要求1所述的晶体管，其中该含掺质金属区域与该掺杂区域中的一掺杂物包含B、P、As或Sb。6.如权利要求1所述的晶体管，其中该源极与该漏极具有的厚度约300或低于该工作部件的该顶部表面厚度。7.如权利要求1所述的晶体管，其中该栅极介电质包含一高介电常数材料、二氧化硅(SiO2)、氮化硅(SixNx)、或氮氧化硅(SiON)。8.如权利要求7所述的晶体管，其中该栅极介电质包含HfO2、HfSiOx、Al2O3、ZrO2、ZrSiOx、Ta2O5、La2O3、SiO2、SixNy、SiON、或是其组合。9.如权利要求1所述的晶体管，更包含一接口介电质，其位于该栅极介电质与该工作部件的该信道区域间。10.如权利要求9所述的晶体管，其中该接口介电质具有的厚度约为7或小于7。11.如权利要求1所述的晶体管，其中该栅极与该栅极介电质包含侧壁，更包含位于该栅极与该栅极介电质的该侧壁上的一第一间隙物。12.如权利要求11所述的晶体管，其中该第一间隙物具有的厚度约为20至70。13.如权利要求11所述的晶体管，其中该第一间隙物包含侧壁，更包含邻接于该第一间隙物侧壁的一第二间隙物。14.如权利要求1所述的晶体管，其中该源极与该漏极各包含一深布植区域，其位于各掺杂区域下方。15.一种半导体装置，其包含至少一如权利要求1所述的晶体管。16.如权利要求15所述的半导体装置，其中该至少一晶体管包含一P型金属氧化半导体晶体管、一N型金属氧化半导体晶体管或两者。17.一种晶体管，包含一源极，其位于一工作部件中，该工作部件具有一顶部表面，其中该源极包含一第一含掺质金属区域与一第一掺杂区域，该第一含掺质金属区域是位于该工作部件的该顶部表面内，而该第一掺杂区域是位于与该第一含掺质金属区域相邻的该工作部件中；一漏极，其位于该工作部件中，该漏极是藉由一信道区域而与该源极分隔，其中该漏极包含一第二含掺质金属区域与一第二掺杂区域，该第二含掺质金属区域是位于该工作部件的该顶部表面内，而该第二掺杂区域是位于与该第二含掺质金属区域相邻之该工作部件中；一栅极介电质，其位于该信道区域与该源极与该漏极的一部份上；以及一栅极，其位于该栅极介电质上。18.如权利要求17所...

【专利技术属性】
技术研发人员：N朝德哈伊，李鸿祺，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[德国]