半导体装置、静电放电防护装置及其制造方法制造方法及图纸

本发明专利技术提供一种半导体装置的制造方法，半导体装置具有一第一及第二晶体管，分别设置于一静电放电防护电路及一内部电路中，包括以下步骤：提供一基底；在基底上形成第一及第二晶体管的栅极；沉积一屏蔽层，并仅使用一个光罩对屏蔽层进行图案化，以将位于栅极、第一晶体管部分漏极区、第二晶体管源极及漏极区上方的屏蔽层移除；利用图案化后的屏蔽层，以一第一浓度进行一第一离子注入步骤；移除图案化后的屏蔽层，并形成栅极的侧壁分离子；以一第二浓度进行一第二离子注入步骤，其中第二浓度大于第一浓度。

【技术实现步骤摘要】

本专利技术有关于一种半导体装置的制造方法，特别有关于一种经由深次微米互补金氧半制程，制作一种具有低接合面电容、低漏电流及高防护效能的静电放电防护电路。
技术介绍
静电放电的发生，是由于不同材质间磨擦的动作产生了大量电压或电荷而发生放电现象所造成的，如此的放电脉冲大约可延续数个至数百奈秒，其时间长度取决于其放电的模式。在集成电路产品上，组件级的静电放电模式有三种人体模型(HBM)、机械模型(MM)及充电组件模型(CDM)。为了能使静电放电防护装置能够具有相当的防护力(在人体模型中达到约±2kV、在机械模型中达到约±200V、在充电组件模型中达到约±1000V)以及符合一般工业标准的规范，已经有许多提升集成电路中静电放电防护电路防护力的方法被研究出来。在集成电路中最先遭遇到静电脉冲的组件通常是输出入缓冲器。输出入缓冲器直接连接至芯片上直接暴露于外在环境的焊垫或接脚端，如图1所示。当一静电脉冲施加于输出入焊垫时，大量(数个安培)的静电放电电流会经集成电路中某个路径进行放电。如果集成电路缺乏适当的静电放电防护装置，这个大量的静电放电电流会造成栅极氧化层的损坏或是在漏极侧的较弱通道表面引起电流聚集效应，导致金氧半场效晶体管装置部份区域被烧毁。由于在深次微米互补金氧半(CMOS)制程的集成电路中，其扩散接合面的深度较浅，且使用了淡掺杂漏极(LDD)结构与金属硅化(silicidation)步骤，因而降低了集成电路静电放电防护耐受能力。因此，必需将静电放电防护电路与组件整合在芯片上以保护内部电路不受静电放电的损害。在图1中所显示的金氧半场效晶体管装置用以做为静电放电钳制装置，进行静电放电电流的放电动作，而其静电放电防护力端赖此一钳制电路的静电放电防护表现。在深次微米互补金氧半技术中，N型的金氧半组件会具有淡掺杂漏极结构，以克服热电子的问题。漏极的接触插塞至多晶硅栅极之间距由一额外的金属硅化阻挡光罩(RPO)来决定，其可移除在源极及漏极区的金属硅化物、提高静电放电防护能力。然而，淡掺杂漏极结构通常会降低静电放电防护力。为了提高防护力，会再使用一额外的静电放电离子注入光罩以消除淡掺杂漏极突起结构。有多个美国专利已经揭露了经由静电放电离子注入修正的组件结构，而提高了静电放电防护力。一般来说，静电放电离子注入步骤有两类，一个是N型、另一是P型，如图2及图3所示。图4显示了一标准的N型砷离子的静电放电离子注入流程。如方块411所示，先提供一具氧化层的基板，在形成淡掺杂漏极结构(如方块412所示)后，接着在所有组件(包含了静电放电防护组件及内部组件)上均形成侧壁分离子，如方块413所示。然后，静电放电防护组件会经由静电放电光罩进行图案化而形成N型静电放电屏蔽(如方块414所示)，再使其侧壁分离子被移除(如方块415所示)。其后，再进行砷离子静电放电布植(如方块416所示)，并形成源/漏极区(如方块417所示)，接着再形成硅化物接触区(如方块418所示)，并形成层间介电层(如方块419所示)，以及形成接触窗(如方块420所示)，最后上金属层以及护层(如方块421所示)，如此形成的N型离子注入区会含盖整个源/漏极区并包住了在静电放电防护组件中淡掺杂漏极的突起结构。此外，在美国第5672527号专利中揭露了一类似的N型静电放电离子注入方法，其中静电放电防护组件在侧壁分离子形成前完成。整个源/漏极区及静电放电防护组件的淡掺杂漏极结构均被静电放电离子注入区所含盖，且侧壁分离子没有被移除。然而，这种静电放电防护组件会有着崩溃电压增高的问题。在美国第5559352号专利中揭露了一种形成静电放电防护组件的方法，包括了一高能量及浓P型静电放电离子注入步骤，其中掺杂离子经由源极及漏极的接触开孔注入基底的。如此形成的静电放电离子注入区会位于源/漏极区的下方，降低了源/漏极至P型基底间接合面的崩溃电压。因此，这种静电放电防护组件可以快速地被启动，以保护内部电路的薄氧化层不致遭受静电放电损害。在美国第5953601号专利中揭露了另一种静电放电防护组件的形成方法，包括以下几个步骤使用一屏蔽层覆盖内部组件以及静电放电防护组件的部份金属硅化层；经由蚀刻该些未被屏蔽层覆盖的硅化层而使得导电层及部份源/漏极区被暴露；在屏蔽层的遮蔽下，经由离子注入步骤形成P型浓掺杂区；再经由另一个离子注入步骤形成位于整个漏极区下方且包住淡掺杂漏极结构的静电放电离子注入区。P型浓掺杂的静电放电离子注入区位于部份源/漏极区下方而形成一个齐纳(Zener)接合面，降低了接合面的崩溃电压。此外，N型的静电放电离子注入步骤亦避免了因淡掺杂漏极结构所造成的防护力下降的问题。然而，由P型静电放电离子注入所形成的齐纳接合面具有高漏电的缺点，且增加了静电放电防护组件的接合面寄生电容值。在混合电压的集成电路中，核心逻辑电路操作于一较低的电压而输出入电路却操作于一较高电压上。静电放电防护组件必备的静电放电离子注入区会将齐纳接合面的崩溃电压从8伏特拉低至5伏特。因此，静电放电防护组件极易因为噪声或是信号的突峰(overshooing)而发生误触动的现象。在高速集成电路中，静电放电防护组件的接合面寄生电容值与接合面空乏区宽度成正比。由于在比较此静电放电防护晶体管与没有P型静电放电离子注入区的组件时，静电放电防护晶体管的齐纳接合面空乏区宽度较小，造成P型静电放电离子注入区会使得齐纳接合面的寄生电容值提高，因而降低了输出入接口电路的操作速度。因此，具有P型静电放电离子注入区的静电放电防护组件不适用于高速或混合电压的集成电路中。
技术实现思路
为了解决上述问题，本专利技术提供一种使用深次微米互补金氧半制程制作具有低接合面电容、低漏电流及高防护力的静电放电防护组件的方法。本专利技术的第一目的在于提供一种半导体装置的制造方法，适用于一半导体装置，该半导体装置具有一第一及第二晶体管，分别设置于一静电放电防护电路及一内部电路中，该方法包括以下步骤提供一基底；在该基底上形成该第一及第二晶体管的栅极；沉积一屏蔽层，并仅使用一个光罩对该屏蔽层进行图案化，以将位于该些栅极、该第一晶体管部份漏极区、该第二晶体管源极及漏极区上方的屏蔽层移除；利用该图案化后的屏蔽层，以一第一浓度进行一第一离子注入步骤；移除该图案化后的屏蔽层，并形成该些栅极的侧壁分离子；以及以一第二浓度进行一第二离子注入步骤，其中该第二浓度大于该第一浓度。本专利技术的第二目的在于提供一种静电放电防护装置，耦接至一内部电路的接合垫，包括一基底；一栅极，形成于该基底上；一源极及漏极区，形成于该基底中且分别位于该栅极的两侧，该漏极区耦接至该接合垫，而该源极耦接接收一参考电位；以及一淡掺杂区，形成于该基底中且仅位于该栅极与该漏极区之间，其深度大于该漏极区的深度。本专利技术的第三目的在于提供一种半导体装置，包括一基底；一内部电路，形成于该基底上；一静电放电防护电路，形成于该基底上；以及一第一及第二淡掺杂区，形成于该基底中，其中，该内部电路包括形成于该基底上的一第一栅极以及形成于该基底中且分别位于该第一栅极的两侧之一第一源极及漏极区，而该静电放电防护电路包括形成于该基底上之一第二栅极以及形成于该基底中且分别位于该第二栅极的两侧之一第二源极及漏极区，该第一淡掺杂区包围该第一漏极区，而该本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，其特征在于，适用于一半导体装置，该半导体装置具有一第一及第二晶体管，分别设置于一静电放电防护电路及一内部电路中，该方法包括以下步骤：提供一基底；在该基底上形成该第一及第二晶体管的栅极；沉积一 屏蔽层，并仅使用一个光罩对该屏蔽层进行图案化，以将位于该些栅极、该第一晶体管部份漏极区、该第二晶体管源极及漏极区上方的屏蔽层移除；利用该图案化后的屏蔽层，以一第一浓度进行一第一离子注入步骤；移除该图案化后的屏蔽层，并形成该些 栅极的侧壁分离子；以及以一第二浓度进行一第二离子注入步骤，其中该第二浓度大于该第一浓度。

【技术特征摘要】
1.一种半导体装置的制造方法，其特征在于，适用于一半导体装置，该半导体装置具有一第一及第二晶体管，分别设置于一静电放电防护电路及一内部电路中，该方法包括以下步骤提供一基底；在该基底上形成该第一及第二晶体管的栅极；沉积一屏蔽层，并仅使用一个光罩对该屏蔽层进行图案化，以将位于该些栅极、该第一晶体管部份漏极区、该第二晶体管源极及漏极区上方的屏蔽层移除；利用该图案化后的屏蔽层，以一第一浓度进行一第一离子注入步骤；移除该图案化后的屏蔽层，并形成该些栅极的侧壁分离子；以及以一第二浓度进行一第二离子注入步骤，其中该第二浓度大于该第一浓度。2.如权利要求1所述的半导体装置的制造方法，其特征在于，该第一离子注入步骤为淡N型离子静电放电防护注入步骤。3.如权利要求1所述的半导体装置的制造方法，其特征在于，该第二离子注入步骤为浓N型离子漏极扩散步骤。4.如权利要求1所述的半导体装置的制造方法，其特征在于，该第一离子注入步骤为淡P型离子静电放电防护注入步骤。5.如权利要求1所述的半导体装置的制造方法，其特征在于，该第二离子注入步骤为浓P型离子漏极扩散步骤。6.如权利要求1所述的半导体装置的制造方法，其特征在于，该第一离子注入步骤所使用的布局结构适用于单一金氧半场效晶体管。7.如权利要求1所述的半导体装置的制造方法，其特征在于，该第一离子注入步骤所使用的布局结构适用于一具有堆栈结构的金氧半场效晶体管。8.如权利要求1所述的半导体装置的制造方法，其特征在于，该第一离子注入步骤中所使用的深度大于该第二离子注入步骤中所使用的深度。9.如权利要求1所述的半导体装置的制造方法，其特征在于，更包括以下步骤形成复数内部连接导线，以使该第一晶体管的漏极耦接至一接合垫，源极与门极耦接接收一接地电位。10.如权利要求1所述的半导体装置的制造方法，其特征在于，更包括以下...

【专利技术属性】
技术研发人员：柯明道，徐新智，罗文裕，
申请(专利权)人：矽统科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]