绝缘体硅射频集成电路的集成结构及制作方法技术

一种用于绝缘体硅射频集成电路的集成结构，其中包括：一绝缘体硅衬底，包括单晶硅层、隔离氧化层和硅薄层；场氧化层采用局域场氧化隔离技术形成在硅薄层里与隔离氧化层相连，以阻断器件漏电；栅氧化层是在硅薄层表面氧化形成；多晶硅层是在栅氧化层上淀积形成的；氮化硅层形成在多晶硅层的周围；二硅化钛薄层以点状分布在硅薄层上；第一层铝薄膜形成在二硅化钛薄层上；一二氧化硅层形成在场氧化层、多晶硅层、氮化硅层、二硅化钛薄层和第一层铝薄膜上；部分第一层铝薄膜镶嵌在二氧化硅层中；第二层铝薄膜与第一层铝薄膜局部相连，并形成于二氧化硅层上。

【技术实现步骤摘要】

本专利技术属于半导体
，特别是指一种用于射频集成电路领域的绝缘体硅(SOI)衬底上的集成结构及制作方法。
技术介绍
近二十年来，通信技术以惊人的速度发展，而射频无线通信技术的发展尤为迅速，展现了巨大的产业价值和市场前景。相对于射频技术中广泛采应用的化合物半导体技术，硅互补金属-氧化物-半导体(CMOS)技术具有工艺成熟、成本低廉和易于同数字电路集成等优点，但是体硅衬底同时具有损耗大、隔离性能差和难以集成高品质因数的无源元件等缺点；SOI衬底由于掩埋氧化层(BOX)的存在，能够部分克服这些缺点，相对体硅具有明显的性能优势，因而成为近年的研究热点。由于硅中电子迁移率大于空穴迁移率，为满足工作频率的要求，射频电路中一般采用深亚微米n型场效应晶体管(NMOS)技术；对于功率放大器模块，常规NMOS耐压较低，功率特性难以满足需要，横向扩散场效应晶体管(LDMOS)因此成为首选；变容管是压控振荡器(VCO)中必要的元件；电感、电容和电阻则是构成电路匹配、偏置和负载最常见的元件。因此一个完整的射频前端解决方案应该集成上述有源和无源元件。工艺的兼容和性能的兼顾成为设计中最重要的问题，其中，LDMOS同时获得高的截止频率(fT)和源漏击穿电压(BVDS)、电感在高损耗的硅衬底上要获得较高的品质因数(Q)，都是必须面临的技术挑战；为了进一步提高射频性能，还应实现栅源漏自对准的硅化物，这对LDMOS器件而言，也是一个技术难点；此外，SOI场效应器件(集成结构中涉及到NMOS和LDMOS)固有的浮体效应会损害射频特性，必须得到有效抑制。
技术实现思路
本专利技术目的在于提供一种用于，该内容即完成了LDMOS/NMOS/变容管/电感/电容/电阻多种有源和无源器件的集成。并采取了多项新技术改善LDMOS及NMOS射频性能并抑制浮体效应、提高无源器件品质因数和降低布线寄生电容。本专利技术提出了同SOI CMOS工艺兼容的流程，成功试制了0.25微米、0.35微米和0.5微米栅长及0.3微米、0.5微米和0.8微米漂移区长的有源器件和多种元件值的无源器件，并取得了优良的性能，具有结构紧凑、工艺简洁、完全兼容于CMOS工艺的特点。本专利技术一种用于绝缘体硅射频集成电路的集成结构，可以划分为器件隔离区域I、横向扩散场效应晶体管区域II、n型场效应晶体管区域III、电感区域IV、电容区域V、变容管区域VI和扩散层电阻区域VII 8个区域，其特征在于，其中包括 一绝缘体硅衬底，该绝缘体硅衬底包括单晶硅层、隔离氧化层和硅薄层；场氧化层，该场氧化层采用局域场氧化隔离技术形成在硅薄层里与隔离氧化层相连，以阻断器件漏电；栅氧化层，该栅氧化层是在硅薄层表面氧化形成；多晶硅层，该多晶硅层是在栅氧化层上淀积形成的；氮化硅层，该氮化硅层形成在多晶硅层的周围；二硅化钛薄层，该二硅化钛薄层以点状分布在硅薄层上；第一层铝薄膜，该第一层铝薄膜形成在二硅化钛薄层上；一二氧化硅层，该二氧化硅层形成在场氧化层、多晶硅层、氮化硅层、二硅化钛薄层和第一层铝薄膜上；部分第一层铝薄膜镶嵌在二氧化硅层中；第二层铝薄膜，该第二层铝薄膜与第一层铝薄膜局部相连，并形成于二氧化硅层上。本专利技术一种用于绝缘体硅射频集成电路的集成结构的制作方法，其特征在于，包括如下步骤步骤1在绝缘体硅衬底上局域场氧化隔离，实现场氧化层同掩埋氧化层的连接，以阻断泄漏电流；步骤2热生长栅氧化层、淀积多晶硅层、砷杂质注入、退火并刻蚀形成栅；步骤3注入硼离子并退火推进，以实现阈值调整及源侧中度p型杂质浓度； 步骤4漂移区磷离子注入；步骤5二氧化硅一次侧墙的形成；步骤6源漏砷离子注入及快速热退火，以激活注入杂质并避免结深过大；步骤7形成氮化硅二次侧墙及选择性的增厚无源区介质层；步骤8形成自对准的钛硅化物，以减小栅、源、漏的串联电阻；步骤9双层金属化。其中步骤2热生长氧化层厚度为8nm，多晶硅厚度为300nm，多晶硅生长后注入砷离子并退火。其中所述的注入条件为100keV，4×1015cm-2；退火条件为800℃，氮气气氛，20分钟；然后进行多晶硅的反应离子刻蚀。其中步骤3中的硼离子注入条件为25keV，1.2×1013cm-2，注入时以光刻胶掩蔽横向扩散场效应晶体管、N型场效应晶体管的漏端；退火条件为1000℃，300分钟，氮气气氛。其中步骤4中的磷离子注入条件为55keV，3×1012cm-2，无掩膜的注入。其中步骤5采用以下方法形成二氧化硅一次侧墙用正硅酸乙酯热分解法淀积80nm二氧化硅；以光刻胶选择性的保护横向扩散场效应晶体管的漂移区，以反应离子刻蚀的终点触发方式刻蚀二氧化硅形成侧墙。其中步骤6源漏注入的砷离子条件为25keV，5×1015cm-2，注入时以光刻胶掩蔽横向扩散场效应晶体管的漂移区、沟道引出区及N型场效应晶体管的沟道引出区、扩散电阻区；快速退火条件为1030℃，6秒，氮气气氛。其中步骤7采用以下方法形成氮化硅二次侧墙及选择性的增厚无源区介质层用正硅酸乙酯热分解法淀积25nm二氧化硅；用低压化学气相淀积法淀积80nm氮化硅；淀积低温氧化物700nm；光刻胶选择性的保护无源器件及布线区域，保护区域为有源区版各边扩大1μm后的反版，湿法腐蚀去掉暴露的二氧化硅，氮化硅充当了湿法腐蚀的终点；以反应离子刻蚀的终点触发方式依次刻蚀氮化硅、二氧化硅；然后去胶。其中步骤8采用以下方法形成自对准的钛硅化物溅射2nm钛薄膜；快速热退火67℃，5秒，生成高阻态的一硅化钛；选择性腐蚀去掉不在硅表面上的未反应的钛，条件为硫酸∶双氧水＝5∶1，温度12℃，时间22分；快速热退火88℃，1秒，把高阻态的一硅化钛薄层转化为低阻态的二硅化钛薄层。附图说明为进一步说明本专利技术的
技术实现思路
，以下结合实施例及附图详细说明如后，其中图1是本专利技术的集成结构剖面示意图。具体实施例方式请参阅图1所示，本专利技术一种用于绝缘体硅射频集成电路的集成结构，可以划分为器件隔离区域I、横向扩散场效应晶体管区域II、n型场效应晶体管区域III、电感区域IV、电容区域V、变容管区域VI和扩散层电阻区域VII 8个区域，其特征在于，其中包括一绝缘体硅衬底20，该绝缘体硅衬底20包括单晶硅层1、隔离氧化层2和硅薄层3；场氧化层4，该场氧化层4采用局域场氧化隔离技术形成在硅薄层3里与隔离氧化层2相连，以阻断器件漏电；栅氧化层5，该栅氧化层5是在硅薄层3表面氧化形成；多晶硅层6，该多晶硅层6是在栅氧化层5上淀积形成的；氮化硅层7，该氮化硅层7形成在多晶硅层6的周围；二硅化钛薄层8，该二硅化钛薄层8以点状分布在硅薄层3上；第一层铝薄膜10，该第一层铝薄膜19形成在二硅化钛薄层8上；一二氧化硅层9，该二氧化硅层9形成在场氧化层4、多晶硅层6、氮化硅层7、二硅化钛薄层8和第一层铝薄膜10上；部分第一层铝薄膜10镶嵌在二氧化硅层9中；第二层铝薄膜11，该第二层铝薄膜11与第一层铝薄膜19局部相连，并形成于二氧化硅层9上。本专利技术一种用于绝缘体硅射频集成电路的集成结构的制作方法，其特征在于，包括如下步骤步骤1在绝缘体硅衬底20上局域场氧化隔离，实现场氧化层同掩埋氧化层的连接，以阻断泄漏电流；步骤2热生长栅氧化层、淀积多晶硅层、砷杂质注入、退火并刻蚀形成栅；该热生长氧化层厚度为8nm本文档来自技高网...

【技术保护点】
一种用于绝缘体硅射频集成电路的集成结构，可以划分为器件隔离区域Ⅰ、横向扩散场效应晶体管区域Ⅱ、ｎ型场效应晶体管区域Ⅲ、电感区域Ⅳ、电容区域Ⅴ、变容管区域Ⅵ和扩散层电阻区域Ⅶ８个区域，其特征在于，其中包括：一绝缘体硅衬底，该绝缘体硅衬 底包括单晶硅层、隔离氧化层和硅薄层；场氧化层，该场氧化层采用局域场氧化隔离技术形成在硅薄层里与隔离氧化层相连，以阻断器件漏电；栅氧化层，该栅氧化层是在硅薄层表面氧化形成；多晶硅层，该多晶硅层是在栅氧化层上淀积形成的； 氮化硅层，该氮化硅层形成在多晶硅层的周围；二硅化钛薄层，该二硅化钛薄层以点状分布在硅薄层上；第一层铝薄膜，该第一层铝薄膜形成在二硅化钛薄层上；一二氧化硅层，该二氧化硅层形成在场氧化层、多晶硅层、氮化硅层、二硅 化钛薄层和第一层铝薄膜上；部分第一层铝薄膜镶嵌在二氧化硅层中；第二层铝薄膜，该第二层铝薄膜与第一层铝薄膜局部相连，并形成于二氧化硅层上。

【技术特征摘要】
1.一种用于绝缘体硅射频集成电路的集成结构，可以划分为器件隔离区域I、横向扩散场效应晶体管区域II、n型场效应晶体管区域III、电感区域IV、电容区域V、变容管区域VI和扩散层电阻区域VII 8个区域，其特征在于，其中包括一绝缘体硅衬底，该绝缘体硅衬底包括单晶硅层、隔离氧化层和硅薄层；场氧化层，该场氧化层采用局域场氧化隔离技术形成在硅薄层里与隔离氧化层相连，以阻断器件漏电；栅氧化层，该栅氧化层是在硅薄层表面氧化形成；多晶硅层，该多晶硅层是在栅氧化层上淀积形成的；氮化硅层，该氮化硅层形成在多晶硅层的周围；二硅化钛薄层，该二硅化钛薄层以点状分布在硅薄层上；第一层铝薄膜，该第一层铝薄膜形成在二硅化钛薄层上；一二氧化硅层，该二氧化硅层形成在场氧化层、多晶硅层、氮化硅层、二硅化钛薄层和第一层铝薄膜上；部分第一层铝薄膜镶嵌在二氧化硅层中；第二层铝薄膜，该第二层铝薄膜与第一层铝薄膜局部相连，并形成于二氧化硅层上。2.一种用于绝缘体硅射频集成电路的集成结构的制作方法，其特征在于，包括如下步骤步骤1在绝缘体硅衬底上局域场氧化隔离，实现场氧化层同掩埋氧化层的连接，以阻断泄漏电流；步骤2热生长栅氧化层、淀积多晶硅层、砷杂质注入、退火并刻蚀形成栅；步骤3注入硼离子并退火推进，以实现阈值调整及源侧中度p型杂质浓度；步骤4漂移区磷离子注入；步骤5二氧化硅一次侧墙的形成；步骤6源漏砷离子注入及快速热退火，以激活注入杂质并避免结深过大；步骤7形成氮化硅二次侧墙及选择性的增厚无源区介质层；步骤8形成自对准的钛硅化物，以减小栅、源、漏的串联电阻；步骤9双层金属化。3.根据权利要求2所述的用于绝缘体硅射频集成电路的集成结构的制作方法，其特征在于，其中步骤2热生长氧化层厚度为8nm，多晶硅厚度为300nm，多晶硅生长后注入砷离子并退火。4.根据权利要求3所述的用于绝缘体硅射频集成电路的集成结构的制作方法，其特征在于，其中所述的注入条件为100keV，4×1015cm-2；退火条件为800℃，氮气气氛，20分钟；然后进行多晶硅的反应离子刻蚀。5.根据权利要求2所述的用于...

【专利技术属性】
技术研发人员：杨荣，李俊峰，徐秋霞，海潮和，韩郑生，周小茵，赵立新，牛洁斌，钱鹤，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11[中国|北京]