阵列基板及其制作方法技术

技术编号:31982085 阅读:29 留言:0更新日期:2022-01-20 01:39
本发明专利技术提供一种阵列基板及其制作方法,该阵列基板包括:衬底基板;形成在衬底基板上的金属层,其中金属层包括栅极、扫描线和数据线,栅极与扫描线相连,数据线与扫描线相互交叉,且数据线在与扫描线交叉的位置断开;形成在衬底基板上且覆盖金属层的栅极绝缘层,栅极绝缘层设有过孔,过孔对应位于数据线断开位置处的上方;形成在栅极绝缘层上的金属氧化物半导体层,金属氧化物半导体层包括导电区域和半导体区域,半导体区域包括有源层,导电区域包括源极、漏极和像素电极,源极和漏极分别与有源层连接,源极填入过孔内并与数据线连接,且断开的数据线通过源极连接导通,漏极与像素电极连接。接。接。

【技术实现步骤摘要】
阵列基板及其制作方法


[0001]本专利技术涉及显示
,特别是涉及一种阵列基板及其制作方法。

技术介绍

[0002]随着科技的不断发展,显示技术也得到了快速的发展,薄膜晶体管TFT(Thin Film Transistor)技术由原来的a

Si(非晶硅)薄膜晶体管发展到现在的LTPS(低温多晶硅)薄膜晶体管、Oxide(金属氧化物)薄膜晶体管等,金属氧化物TFT相较于低温多晶硅TFT和非晶硅TFT,具有高电子迁移率、高透光率、低漏电流、低沉积温度、制作工艺简单、大面积均匀性好、制造成本低等优点。
[0003]一般地,阵列基板包括显示区和外围区(外围区也称为非显示区或绑定区,即TFT与外部电路进行电连接的位置)。如图1a及图1b所示的现有技术中阵列基板的截面示意图,图1a为现有技术中阵列基板的显示区的截面示意图,图1b为现有技术中阵列基板的外围区的截面示意图。如图1a所示,该阵列基板的显示区的结构包括衬底基板41、栅极421、栅极绝缘层43、有源层44、蚀刻阻挡层45、源极461、漏极462、第一钝化层47、平坦层48、公共电极49、公共电极线491、第二钝化层400和像素电极401;如图1b所示,该阵列基板的外围区的结构包括衬底基板41、第一外围金属线422、栅极绝缘层43、蚀刻阻挡层45、第二外围金属线463、第一钝化层47、平坦层48和第二钝化层400,其中第一外围金属线422的上方区域设有桥接孔452,该桥接孔452上下贯穿栅极绝缘层43和蚀刻阻挡层45,第二外围金属线463通过该桥接孔452与第一外围金属线422连接。该阵列基板各部分的制作顺序一般为:衬底基板41

第一金属层(包括栅极421和第一外围金属线422)

栅极绝缘层43

有源层44

蚀刻阻挡层45

第二金属层(包括源极461、漏极462和第二外围金属线463)

第一钝化层47

平坦层48

公共电极49

公共电极线491

第二钝化层400

像素电极401。
[0004]其中,有源层44的材质为金属氧化物(一般为IGZO),为了防止有源层44背沟道的刻蚀损伤,通常采用刻蚀阻挡层45(Etch Stop Layer,ESL)结构对有源层44进行保护,以防止有源层44背沟道刻蚀损伤(在有源层44上方形成源极461和漏极462时,需要对源极461和漏极462进行蚀刻使源极461和漏极462之间形成沟道,以使源极461和漏极462绝缘间隔开,但在对源极461和漏极462进行蚀刻时会损伤有源层44,故通过刻蚀阻挡层45对有源层44进行保护)。刻蚀阻挡层45内设有两个过孔451,源极461和漏极462均通过过孔451分别与有源层44连接。漏极462的上方区域设有通孔481,该通孔481上下贯穿第一钝化层47、平坦层48和第二钝化层400,像素电极401通过该通孔481与漏极462连接。
[0005]上述的阵列基板的缺点包括:
[0006]1、在刻蚀阻挡层45上蚀刻形成过孔451时需要增加一道光罩刻蚀制程,同时在蚀刻形成源极461和漏极462时也需要增加一道光罩刻蚀制程,这两步光刻制程累积的对准偏差限制了有源沟道尺寸的精度,不仅不利于器件尺寸的“小型化”,而且增加了工艺的复杂度和成本;
[0007]2、在制作源极461和漏极462之前,通常需要对有源层44于对应过孔451位置处进
行导体化处理,以保证源极461和漏极462与有源层44之间良好的欧姆接触(导电连接),同时在有源层44上设置刻蚀阻挡层45增加了一道薄膜生长工序,从而增加了工艺的复杂度和成本,间接降低了金属氧化物薄膜晶体管的市场竞争力;
[0008]3、源极461和漏极462需要通过过孔451与有源层44连接,像素电极401需要通过通孔481与漏极462连接,不利于它们之间的导电连接;
[0009]4、上述的阵列基板在制作过程中至少需要使用八道光罩制程(在制作第一金属层(一次)、有源层44(一次)、蚀刻阻挡层45(一次)、第二金属层(一次)、公共电极49(一次)、公共电极线491(一次)和像素电极401(两次)时均需使用光罩制程),且目前大多数面内旋转显示模式的液晶显示器件,其使用的光罩数量都在六道以上,这极大地增加了制造成本。

技术实现思路

[0010]为了解决上述技术问题,本专利技术提出一种阵列基板及其制作方法,该阵列基板的源极、漏极、有源层和像素电极为一体结构,不仅使源极和漏极与有源层之间、漏极和像素电极之间的连接导通性能更好,而且无需额外光罩制程,节省了光罩及制造成本,降低了工艺复杂度。
[0011]本专利技术提供一种阵列基板的制作方法,所述制作方法包括:
[0012]提供衬底基板;
[0013]在所述衬底基板上形成金属薄膜,对所述金属薄膜进行蚀刻制作金属层,其中所述金属层包括栅极、扫描线和数据线,所述栅极与所述扫描线相连,所述数据线与所述扫描线相互交叉,且所述数据线在与所述扫描线交叉的位置断开;
[0014]在所述衬底基板上形成覆盖所述金属层的栅极绝缘层,对所述栅极绝缘层进行蚀刻形成过孔,所述过孔对应位于所述数据线断开位置处的上方;
[0015]在所述栅极绝缘层上形成金属氧化物半导体层,所述金属氧化物半导体层填入所述过孔内并与所述数据线连接,所述金属氧化物半导体层用于形成源极、漏极、像素电极和有源层;
[0016]在所述金属氧化物半导体层上涂布光阻,利用半色调掩膜对所述光阻进行曝光、显影,完全保留所述有源层上方区域的光阻,部分保留所述源极、所述漏极和所述像素电极上方区域的光阻,完全去除其它区域的光阻;
[0017]对所述金属氧化物半导体层进行蚀刻,去除所述源极、所述漏极、所述像素电极和所述有源层对应区域以外的金属氧化物半导体层;
[0018]对所述光阻进行灰化处理,保留所述有源层上方区域的光阻,完全去除其它区域的光阻,使对应于所述有源层区域以外的金属氧化物半导体层暴露出来;
[0019]对所述暴露出来的金属氧化物半导体层进行导体化处理,使所述暴露出来的金属氧化物半导体层分别形成所述源极、所述漏极和所述像素电极,未暴露出来的所述金属氧化物半导体层形成所述有源层,其中所述源极和所述漏极分别与所述有源层连接,所述源极通过所述过孔与所述数据线连接,且断开的所述数据线通过所述源极连接导通,所述漏极与所述像素电极连接;
[0020]去除所述有源层上方区域的光阻。
[0021]进一步地,所述制作方法还包括:
[0022]在所述栅极绝缘层上形成覆盖所述源极、所述漏极、所述像素电极和所述有源层的钝化层;
[0023]在所述钝化层上形成氧化物导电层,对所述氧化物导电层进行蚀刻制作公共电极。
[0024]进一步地,所述制作方法还包本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种阵列基板的制作方法,其特征在于,包括:提供衬底基板(11);在所述衬底基板(11)上形成金属薄膜,对所述金属薄膜进行蚀刻制作金属层,其中所述金属层包括栅极(121)、扫描线(122)和数据线(123),所述栅极(121)与所述扫描线(122)相连,所述数据线(123)与所述扫描线(122)相互交叉,且所述数据线(123)在与所述扫描线(122)交叉的位置断开;在所述衬底基板(11)上形成覆盖所述金属层的栅极绝缘层(13),对所述栅极绝缘层(13)进行蚀刻形成过孔(131),所述过孔(131)对应位于所述数据线(123)断开位置处的上方;在所述栅极绝缘层(13)上形成金属氧化物半导体层(14),所述金属氧化物半导体层(14)填入所述过孔(131)内并与所述数据线(123)连接,所述金属氧化物半导体层(14)用于形成源极(142)、漏极(143)、像素电极(144)和有源层(141);在所述金属氧化物半导体层(14)上涂布光阻(2),利用半色调掩膜(3)对所述光阻(2)进行曝光、显影,完全保留所述有源层(141)上方区域的光阻(2),部分保留所述源极(142)、所述漏极(143)和所述像素电极(144)上方区域的光阻(2),完全去除其它区域的光阻(2);对所述金属氧化物半导体层(14)进行蚀刻,去除所述源极(142)、所述漏极(143)、所述像素电极(144)和所述有源层(141)对应区域以外的金属氧化物半导体层(14);对所述光阻(2)进行灰化处理,保留所述有源层(141)上方区域的光阻(2),完全去除其它区域的光阻(2),使对应于所述有源层(141)区域以外的金属氧化物半导体层(14)暴露出来;对所述暴露出来的金属氧化物半导体层(14)进行导体化处理,使所述暴露出来的金属氧化物半导体层(14)分别形成所述源极(142)、所述漏极(143)和所述像素电极(144),未暴露出来的所述金属氧化物半导体层(14)形成所述有源层(141),其中所述源极(142)和所述漏极(143)分别与所述有源层(141)连接,所述源极(142)通过所述过孔(131)与所述数据线(123)连接,且断开的所述数据线(123)通过所述源极(142)连接导通,所述漏极(143)与所述像素电极(144)连接;去除所述有源层(141)上方区域的光阻(2)。2.如权利要求1所述的阵列基板的制作方法,其特征在于,还包括:在所述栅极绝缘层(13)上形成覆盖所述源极(142)、所述漏极(143)、所述像素电极(144)和所述有源层(141)的钝化层(15);在所述钝化层(15)上形成氧化物导电层,对所述氧化物导电层进行蚀刻制作公共电极(16)。3.如权利要求2所述的阵列基板的制作方法,其特征在于,还包括:在对所述金属薄膜进行蚀刻制作所述金属层时,所述金属层还包括公共电极线(124);在所述栅极绝缘层(13)上形成所述钝化层(15)之后,先对所述公共电极线(124)的上方区域通过蚀刻形成通孔(151),然后在所述钝化层(15)上形成所述氧化物导电层,再对所述氧化物导电层进行蚀刻制作所述公共电极(16),所述公共电极(16)填入所述通孔(151)内并与所述公共电极线(124)连接。4.如权利要求1所述的阵列基板的制作方法,其特征在于,对所述暴露出来的金属氧化
物半导体层(14)进行导体化处理,具体包括:对所述暴露出来的金属氧化物半导体层(14)进行氢化处理,使所述暴露出来的金属氧化物半导体层(14)导体化。5.如权利要求1

4中任一项所述的阵列基板的制作方法,其特征在于,沿所述数据线(123)的延伸方向上,每根所述数据线(123)由多根所述扫描线(122)间隔断开分为多根子数据线,每根所述子数据线位于相邻的两根所述扫描线(122)之间,所述栅极绝缘层(13)于对应每根所述子数据线的两端...

【专利技术属性】
技术研发人员:钟德镇苏子芳严婷婷
申请(专利权)人:昆山龙腾光电股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1