半导体结构及其形成方法技术

本公开涉及半导体结构及其形成方法。一种方法包括：在电介质层之上形成第一心轴和第二心轴；以及在所述第一心轴和所述第二心轴上分别形成第一间隔件和第二间隔件。所述第一间隔件和所述第二间隔件彼此相邻，并且在所述第一间隔件和所述第二间隔件之间具有空间。蚀刻所述电介质层以在所述电介质层中形成开口，其中，所述开口与所述空间重叠，并且其中，所述第一间隔件和所述第二间隔件用作所述蚀刻中的蚀刻掩模的一部分。将导电材料填充到所述开口中。对所述导电材料执行平坦化工艺。中。对所述导电材料执行平坦化工艺。中。对所述导电材料执行平坦化工艺。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本公开涉及半导体器件，尤其涉及半导体结构及其形成方法。

技术介绍

[0002]金属线和过孔用于互连集成电路(例如，晶体管)以形成功能电路。随着器件尺寸的减小，金属线和过孔也变得越来越小。金属线和过孔的形成可能需要形成金属硬掩模层，以用于限定金属线和/或过孔的尺寸和位置。然而，金属硬掩模层有时可能损坏，从而导致金属线和/或过孔中的缺陷。

技术实现思路

[0003]根据本公开的一个方面，提供了一种形成半导体结构的方法，包括：在电介质层之上形成第一心轴和第二心轴；在所述第一心轴和所述第二心轴上分别形成第一间隔件和第二间隔件，其中，所述第一间隔件和所述第二间隔件彼此相邻，并且在所述第一间隔件和所述第二间隔件之间具有第一空间；蚀刻所述电介质层以在所述电介质层中形成开口，其中，所述开口与所述第一空间重叠，并且其中，所述第一间隔件和所述第二间隔件用作所述蚀刻中的蚀刻掩模的一部分；将导电材料填充到所述开口中；以及对所述导电材料执行平坦化工艺。
[0004]根据本公开的一个方面，提供了一种形成半导体结构的方法，包括：在电介质层之上形成心轴；在所述心轴的侧壁上形成第一间隔件，其中，所述第一间隔件包括彼此相对的第一侧壁和第二侧壁，其中，所述第二侧壁接触所述心轴；蚀刻所述电介质层的第一部分以在所述电介质层中形成第一开口，其中，所述第一开口具有与所述第一侧壁垂直对准的第三侧壁；用第一导电材料填充所述第一开口；蚀刻所述电介质层的第二部分以在所述电介质层中形成第二开口，其中，所述第二开口具有与所述第二侧壁垂直对准的第四侧壁，并且其中，所述第一开口和所述第二开口位于所述心轴的相对侧上；以及用第二导电材料填充所述第二开口。
[0005]根据本公开的一个方面，提供了一种形成半导体结构的方法，包括：在低k电介质层之上形成硬掩模；在所述硬掩模之上形成多个心轴；在所述多个心轴的侧壁上形成多个间隔件，其中，第一空间、第二空间和第三空间将所述多个间隔件中的相邻间隔件分隔开，其中所述硬掩模的一些部分暴露于所述第一空间、所述第二空间和所述第三空间；形成填充到所述第一空间中的保护层；对所述保护层进行图案化以从所述第二空间和所述第三空间去除所述保护层；在所述保护层之上形成图案化蚀刻掩模；在第一蚀刻工艺中，蚀刻穿过所述硬掩模的第一部分和所述低k电介质层在所述第二空间正下方的第一部分，以在所述低k电介质层中形成第一开口，其中，所述保护层和所述图案化蚀刻掩模相组合地用作蚀刻掩模；以及在第二蚀刻工艺中，蚀刻穿过所述硬掩模的第二部分和所述低k电介质层在所述第三空间正下方的第二部分，以在所述低k电介质层中形成第二开口。
附图说明
[0006]当结合附图进行阅读时，通过以下详细描述可最佳地理解本公开的各个方面。要注意的是，根据行业的标准惯例，各种特征没有按比例绘制。事实上，为了讨论的清楚，可以任意地增大或缩小各种特征的尺寸。
[0007]图1至图3、图4A、图4B、图5A、图5B、图6A、图6B、图7A、图7B、图7C、图8至图18、图19A、图19B和图20示出了根据一些实施例的形成包括金属线和过孔的互连结构的中间阶段的截面视图和顶视图。
[0008]图21示出了根据一些实施例的用于形成互连结构的工艺流程。
具体实施方式
[0009]下面的公开内容提供了用于实现本专利技术的不同特征的许多不同的实施例或示例。以下描述了组件和布置的特定示例以简化本公开。当然，这些只是示例，并不旨在进行限制。例如，在下面的描述中在第二特征之上或在第二特征上形成第一特征可以包括其中第一特征和第二特征以直接接触方式形成的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个示例中重复附图标记和/或字母。这种重复是为了简单和清楚的目的，并且其本身并不指示所讨论的各个实施例和/或配置之间的关系。
[0010]此外，可以在本文中使用空间相关术语(例如，“之下”、“下方”、“下”、“上方”、“上”等)以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或操作中的除了图中所示的定向之外的不同定向。装置可以以其他方式定向(旋转90度或处于其他定向)，并且这里使用的空间相关描述符也可以相应地解释。
[0011]提供了一种包括金属线和过孔的互连结构及其形成方法。根据本公开的一些实施例，形成心轴(mandrel)，并且在心轴的侧壁上形成间隔件。间隔件之间的空间可用于(双重图案化工艺的)第一图案化工艺中以形成第一金属线和过孔。此外，心轴所占用的空间可用于双重图案化工艺的第二图案化工艺中以形成第二金属线和过孔。在双重图案化工艺中用作蚀刻掩模的部分的间隔件可以在不增加横向尺寸的情况下被形成为高的，并且因此有效地用作蚀刻掩模。本文讨论的实施例将提供示例以使得能够制作或使用本公开的主题，并且本领域的普通技术人员将容易理解在保持在不同实施例的预期范围内的同时可以进行的修改。在各种视图和说明性实施例中，使用相似的附图标号来指定相似的元件。尽管可以将方法实施例讨论为以特定顺序执行，但是其他方法实施例可以以任何逻辑顺序执行。
[0012]图1至图3、图4A、图4B、图5A、图5B、图6A、图6B、图7A、图7B、图7C、图8至图18、图19A、图19B和图20示出了根据本公开的一些实施例的形成互连结构的中间阶段的截面视图。对应的工艺也示意性地反映在工艺流程200中，如图21所示。
[0013]图1示出了晶圆10的截面视图，其中所示的部分是晶圆10中的器件芯片的一部分。根据本公开的一些实施例，晶圆10是包括有源器件(例如，晶体管和/或二极管)和可能的无源器件(例如，电容器、电感器、电阻器等)的器件晶圆。
[0014]根据本公开的一些实施例，晶圆10包括半导体衬底12和在半导体衬底12的顶表面处形成的特征。半导体衬底12可以由晶体半导体材料形成，例如硅、锗、硅锗、和/或III
‑
V族
化合物半导体，例如GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP等。半导体衬底12也可以是体硅衬底或绝缘体上硅(SOI)衬底。可以在半导体衬底12中形成浅沟槽隔离(STI)区域(未示出)以隔离半导体衬底12中的有源区域。尽管未示出，但是可以形成穿孔以延伸到半导体衬底12中，其中，穿孔用于将半导体衬底12的相对侧上的特征电气地相互耦合。有源器件14(可以包括晶体管)形成在半导体衬底12的顶表面处。
[0015]在图1中进一步示出了电介质层16。根据本公开的一些实施例，电介质层16由介电常数(k值)低于约3.5、低于约3.0或甚至更低的低k电介质材料形成。电介质层16可以由黑钻石(Applied Materials公司的注册商标)、含碳低k电介质材料、氢倍半硅氧烷(HSQ)、甲基倍半硅氧烷(MSQ)等形成。根据本公开的一些实施例，电介质层本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成半导体结构的方法，包括：在电介质层之上形成第一心轴和第二心轴；在所述第一心轴和所述第二心轴上分别形成第一间隔件和第二间隔件，其中，所述第一间隔件和所述第二间隔件彼此相邻，并且在所述第一间隔件和所述第二间隔件之间具有第一空间；蚀刻所述电介质层以在所述电介质层中形成开口，其中，所述开口与所述第一空间重叠，并且其中，所述第一间隔件和所述第二间隔件用作所述蚀刻中的蚀刻掩模的一部分；将导电材料填充到所述开口中；以及对所述导电材料执行平坦化工艺。2.根据权利要求1所述的方法，其中，所述开口穿透所述电介质层，所述电介质层下面的导电特征暴露于所述开口，并且其中，填充所述开口的所述导电材料的剩余部分形成延伸到所述电介质层中的导电过孔。3.根据权利要求1所述的方法，其中，所述开口在所述电介质层的顶表面和底表面之间的中间水平处停止，并且其中，所述导电材料的剩余部分在所述电介质层的上部形成导电线。4.根据权利要求1所述的方法，其中，形成所述第一间隔件和所述第二间隔件包括：在所述第一心轴和所述第二心轴上沉积间隔件层；以及在所述间隔件层上执行各向异性蚀刻工艺，其中所述间隔件层的剩余部分形成所述第一间隔件和所述第二间隔件。5.根据权利要求1所述的方法，还包括在所述第一心轴和所述第二心轴以及所述第一间隔件和所述第二间隔件上形成附加蚀刻掩模，其中，所述附加蚀刻掩模包括附加开口，其中所述附加开口的一部分位于所述第一间隔件的一部分的正上方。6.根据权利要求1所述的方法，还包括在所述第一心轴上形成第三间隔件，其中，所述第一间隔件和所述第三间隔件位于所述第一心轴的相对侧上，并且其中，所述方法还包括：去除所述第一心轴以在所述第一间隔件和所述第三间隔件之间形成第二空间；蚀刻所述电介质层以在所述电介质层中并且在所述第二空间正下方形成附加开口，其中，所述第一间隔件和所述...

【专利技术属性】
技术研发人员：苏怡年，谢志宏，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：