包括含碳层的图案化材料和用于半导体器件制造的方法技术

本公开涉及包括含碳层的图案化材料和用于半导体器件制造的方法。在一个示例性方面，本公开涉及用于光刻图案化的方法。该方法包括提供衬底并在衬底之上形成目标层。通过以下步骤来形成图案化层：沉积具有有机组分的第一层，该有机组分具有包括至少50原子百分比的碳的组分；沉积包括硅的第二层；以及在第二层上沉积光敏层。在一些实施方式中，第一层是通过ALD、CVD或PVD工艺来沉积的。CVD或PVD工艺来沉积的。CVD或PVD工艺来沉积的。

【技术实现步骤摘要】
包括含碳层的图案化材料和用于半导体器件制造的方法


[0001]本公开涉及半导体
，更具体地，涉及包括含碳层的图案化材料和用于半导体器件制造的方法。

技术介绍

[0002]半导体集成电路(IC)行业经历了指数增长。IC材料和设计的技术进步已经产生了几代IC，每一代都具有比上一代更小和更复杂的电路。在IC演变过程中，功能密度(例如，每芯片面积的互连器件的数量)通常增大，同时几何尺寸(例如，使用制造工艺能够产生的最小组件(或线))减小。这种缩小过程通常通过提高生产效率和降低相关成本来提供益处。这种缩小也增加了加工和制造IC的复杂度。
[0003]随着半导体制造工艺期望较小的工艺窗口，器件的元件之间期望的间隔(即间距)减小并且变得越来越难以使用传统的光学掩模和光刻设备来实现。光刻工具的进步可以帮助满足缩小规模的工艺要求。例如，极紫外(EUV)光刻和浸没光刻已被用于支持较小器件的临界尺寸(CD)要求。此外，图案化方法本身已经发展起来，以将期望CD的特征的形成驱动为低于光刻设备本身的能力的形成。尽管光刻设备和图案化进步在许多方面都是合适的，但仍期望有进一步的进步。

技术实现思路

[0004]根据本公开的一个实施例，提供了一种用于光刻图案化的方法，包括：提供衬底；在所述衬底之上形成目标层；以及形成图案化层，其中，形成所述图案化层包括：沉积具有组分的第一层，该组分包括至少50原子百分比的碳；沉积包括硅的第二层；以及在所述第二层上沉积光敏层。
[0005]根据本公开的另一实施例，提供了一种用于光刻图案化的方法，包括：提供目标层；使用沉积工艺在所述目标层之上沉积含碳层，所述沉积工艺提供被朝着表面输送的前体并且化学改性所述前体以在所述表面上获得所述含碳层，其中，所述含碳层具有至少50％的碳；在所述含碳层上形成含硅层；在所述含硅层之上形成抗蚀剂层；使所述抗蚀剂层的一部分暴露于辐射，以提供图案化的抗蚀剂层；蚀刻所述含硅层的未被所述图案化的抗蚀剂层覆盖的部分，以形成图案化的含硅层；在蚀刻所述含硅层的所述部分之后，蚀刻所述含碳层的未被所述图案化的含硅层覆盖的部分，以形成图案化的含碳层；以及使用所述图案化的含碳层来在所述目标层中限定图案。
[0006]根据本公开的又一实施例，提供了一种对半导体器件进行图案化的方法，所述方法包括：在衬底之上沉积非晶碳层；在所述非晶碳层上直接沉积含硅层；在所述含硅层之上旋涂光敏层；以及使用光刻工艺，对所述光敏层进行图案化以提供第一开口；通过所述第一开口来蚀刻所述含硅层；在蚀刻沉积的非晶碳层期间，使用经蚀刻的含硅层作为掩蔽元件。
附图说明
[0007]结合附图阅读时，从以下具体实施方式可以最好地理解本公开。需要强调的是，根据工业中的标准实践，各种结构未按比例绘制，并且绘制来仅用于说明目的。事实上，为了讨论的清楚，各种结构的尺寸可能被任意地增大或缩小了。
[0008]图1示出了根据本公开各方面的光刻图案化方法的实施例的流程图。
[0009]图2、图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15和图16提供了示例器件200的截面图，示例器件200的多个方面根据图1的方法制造。
[0010]图17提供了具有粘附层并且具有根据图1的方法制造的多个方面的另一示例器件的截面图。
[0011]图18提供了具有图案化的层并且具有根据图1的方法制造的多个方面的另一示例器件的截面图。
[0012]图19、图20A、图20B、图21A、图21B、图22、图23A、图23B、图24A、图24B、图25A、图25B、图26A、图26B、图27A、图27B、图28A、图28B、图29A和图29B提供了示例器件1900的截面图，该示例器件1900的多个方面是根据图1的方法制造的。
[0013]图30提供了可以根据本公开的各方面使用的部分沉积工具的示意图。
具体实施方式
[0014]以下公开提供了用于实现所提供主题的不同特征的许多不同实施例或示例。下文描述了组件和布置的特定示例以简化本公开。当然，这些只是示例，并不旨在进行限制。例如，在下面的描述中在第二特征之上或上形成第一特征可以包括其中第一特征和第二特征以直接接触方式形成的实施例，还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个示例中重复附图标记和/或字母。这种重复是为了简单和清楚的目的，本身并不指示所讨论的各个实施例和/或配置之间的关系。
[0015]此外，本文可使用空间相关术语(例如，“下方”、“之下”、“低于”、“上方”、“上部”等)以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或操作中的除了图中所示的定向之外的不同定向。装置可以以其他方式定向(旋转90度或以其他定向)，这里使用的空间相关描述符也可以相应地解释。
[0016]随着半导体器件的元件的间距持续减小且特征的尺寸继续缩小，需要改进图案化方法和材料，以提供高质量、增加的图案化密度和减小的临界尺寸(CD)器件。本公开提供了材料组分、材料堆叠以及实现所述组分和堆叠的方法，这些方法在一些实施方式中可以改进图案化度量，包括线宽粗糙度(LWR)和局部临界尺寸均匀性(LCDU)。在一些实施例中，这些改进使用如下组分和/或沉积方法来驱动材料的形成：这些组分和/或沉积方法产生高密度材料、增加硬度的材料、改进弹性模量的材料、和/或高蚀刻选择性的材料，用于图案化的一个或多个方面。这些特性单独或组合使用可以改进LWR和LCDU。
[0017]实施严格尺寸和间距要求的半导体器件的一个特征是后段制程(BEOL)特征。BEOL特征包括在衬底的各个器件之间提供互连的那些布线或金属化层。在一些实施例中，将沟槽或过孔开口图案化为电介质层。通过控制沟槽和过孔开口的构造，在沟槽或开口随后被
导电材料填充时，提供器件的互连的布线。
[0018]参照图1，示出了对层进行图案化的方法100。方法100可以用于对半导体器件的层进行图案化。半导体器件可以包括SRAM和/或其他逻辑电路、无源组件或有源微电子器件，例如电阻器、电容器、电感器、二极管、p型场效应晶体管(PFET)、n型场效应晶体管(NFET)、金属氧化物半导体场效应晶体管(MOSFET)、CMOS晶体管、双极结型晶体管(BJT)、横向扩散MOS(LDMOS)晶体管、高压晶体管、高频晶体管、其他合适的组件、或前述项的组合。示例性NFET和PFET包括多栅极器件(例如，鳍型场效应晶体管(FinFET))、栅极全环绕(GAA)器件、和/或其他合适的器件类型。半导体器件可以被包括在微处理器、存储器和/或其他IC器件中。在一些实施例中，半导体器件是IC芯片的一部分、片上系统(SoC)或其一部分。
[0019]方法100可以全部或部分地由采用深紫外(DUV)光刻、极紫外(EUV)光刻、电子束(e束)光刻、x射本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于光刻图案化的方法，包括：提供衬底；在所述衬底之上形成目标层；以及形成图案化层，其中，形成所述图案化层包括：沉积具有组分的第一层，该组分包括至少50原子百分比的碳；沉积包括硅的第二层；以及在所述第二层上沉积光敏层。2.根据权利要求1所述的方法，其中，所述目标层是形成在所述衬底之上的层间电介质ILD层。3.根据权利要求2所述的方法，还包括：对所述光敏层进行图案化，其中，所述图案化限定了要在所述ILD层中形成的金属化层。4.根据权利要求1所述的方法，其中，沉积所述第一层是通过化学气相沉积CVD、原子层沉积ALD、或物理气相沉积PVD来执行的。5.根据权利要求4所述的方法，其中，沉积所述光敏层是通过旋涂来执行的。6.根据权利要求1所述的方法，其中，沉积具有所述组分的所述第一层包括：形成非晶碳层。7.根据权利要求1所述的方法，其中，沉积所述组分包括：通过CVD、ALD或PVD中的至少一者来沉积碳和氢。8.根据权利要求1所述的方法，其中，沉积包括硅的所述第二层...

【专利技术属性】
技术研发人员：童思频，陈浚凯，李资良，苏怡年，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：