具有栅极间隔件结构的场效应晶体管器件制造技术

本公开涉及具有栅极间隔件结构的场效应晶体管器件。提供了一种半导体器件及形成这种半导体器件的方法。根据本公开的方法包括：在衬底之上形成半导体元件，该半导体元件包括沟道区域和源极/漏极区域；在半导体元件的沟道区域之上形成虚设栅极堆叠；在虚设栅极堆叠的侧壁之上沉积第一间隔件层；在第一间隔件层之上沉积第二间隔件层，其中，第二间隔件层包括至少一个硅子层和至少一个含氮子层；在沉积第二间隔件层之后，蚀刻半导体元件的源极/漏极区域以形成源极/漏极凹部；以及在蚀刻之后，去除第二间隔件层。除第二间隔件层。除第二间隔件层。

【技术实现步骤摘要】
具有栅极间隔件结构的场效应晶体管器件


[0001]本公开涉及具有栅极间隔件结构的场效应晶体管器件。

技术介绍

[0002]半导体集成电路(IC)行业经历了快速发展。在IC发展的过程中，功能密度(即，每个芯片区域的互连器件的数量)通常有所增加，而几何尺寸(即，可以使用制造工艺创建的最小组件(或线))则有所减少。这种按比例缩小的工艺通常通过提高生产效率和降低相关成本来提供益处。然而，这样的按比例缩小也伴随着包含这些IC的器件的设计和制造的复杂性的增加，并且为了实现这些进步，在器件制造中需要类似的发展。
[0003]栅极替换工艺可用于制造多栅极晶体管，例如鳍式场效应晶体管(FinFET)或多桥沟道(MBC)晶体管。以FinFET的制造为例，首先在鳍的沟道区域之上形成虚设栅极，并且沿着虚设栅极的侧壁形成栅极间隔件。使用栅极间隔件和虚设栅极作为掩模，在源极/漏极区域之上形成外延源极/漏极特征之前使鳍的源极/漏极区域凹陷。随后去除虚设栅极，并且用功能栅极替换。由于虚设栅极限定了功能栅极，所以对虚设栅极的损坏可能会转化为功能栅极的缺陷或不均匀性。在产生替换栅极的各种干法或湿法蚀刻工艺期间，栅极间隔件起到保护虚设栅极的顶部和侧壁轮廓的作用。

技术实现思路

[0004]根据本公开的一个实施例，提供了一种用于形成半导体器件的方法，包括：在衬底之上形成半导体元件，所述半导体元件包括沟道区域和源极/漏极区域；在所述半导体元件的所述沟道区域之上形成虚设栅极堆叠；在所述虚设栅极堆叠的侧壁之上沉积第一间隔件层；在所述第一间隔件层之上沉积第二间隔件层，其中，所述第二间隔件层包括至少一个硅子层和至少一个含氮子层；在沉积所述第二间隔件层之后，蚀刻所述半导体元件的所述源极/漏极区域以形成源极/漏极凹部；以及在所述蚀刻之后，去除所述第二间隔件层。
[0005]根据本公开的另一实施例，提供了一种用于形成半导体器件的方法，包括：提供包括以下项的工件：半导体元件，包括沟道区域和源极/漏极区域，以及虚设栅极堆叠，环绕在所述半导体元件的所述沟道区域之上；在所述虚设栅极堆叠的侧壁之上沉积第一间隔件层；在所述第一间隔件层之上沉积第二间隔件层，其中，所述第二间隔件层包括至少一个硅子层和至少一个含氮子层；在沉积所述第二间隔件层之后，蚀刻所述半导体元件的所述源极/漏极区域以形成源极/漏极凹部；在所述蚀刻之后，去除所述第二间隔件层；以及在去除所述第二间隔件层之后，在所述源极/漏极凹部中形成源极/漏极特征。
[0006]根据本公开的又一实施例，提供了一种用于形成半导体器件的方法，包括：在半导体元件之上形成虚设栅极堆叠；在所述虚设栅极堆叠的侧壁之上沉积第一间隔件层；以及在所述第一间隔件层之上沉积第二间隔件层，其中，沉积所述第二间隔件层包括：使用原子层沉积(ALD)在所述第一间隔件层之上沉积硅子层，以及使用ALD在所述硅子层之上沉积含氮子层。
附图说明
[0007]在结合附图阅读下面的具体实施方式时，可以通过下面的具体实施方式最佳地理解本公开的各方面。要强调的是，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意地增大或减小。
[0008]图1是根据本公开的各个方面的用于制造半导体器件的方法的流程图。
[0009]图2
‑
图15是根据本公开的各个方面的在各个制造阶段(例如，与图1中的方法相关联的那些制造阶段)下工件的局部示意性截面图。
[0010]图16和图17是根据本公开的各个方面的图7中的半导体器件的一部分的放大示意性截面图。
具体实施方式
[0011]下面的公开内容提供了用于实现所提供的主题的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅仅是示例而不意图是限制性的。例如，在下面的描述中，在第二特征之上或上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。另外，本公开可以在各个示例中重复参考标号和/或字母。这种重复是为了简单和清楚的目的，并且其本身并不指示所讨论的各个实施例和/或配置之间的关系。
[0012]在本文中可以使用空间相关术语(例如，“之下”、“下方”、“下”、“上方”、“上”等)，以易于描述图中所示的一个元件或特征相对于另外(一个或多个)元件或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或操作中除了图中所示的朝向之外的不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中所使用的空间相关描述符同样可被相应地解释。
[0013]此外，当用“大约”、“近似”等来描述数字或数字的范围时，术语意在包含在合理范围(考虑到本领域普通技术人员理解的在制造期间固有产生的变化)内的数字。例如，基于与制造特征(具有与数字相关联的特性)相关联的已知制造公差，数字或数字的范围包含包括所述数字在内的合理范围，例如在所述数字的+/
‑
10％之内。例如，厚度为“大约5nm”的材料层可以包含从4.25nm到5.75nm范围内的尺寸范围，其中本领域普通技术人员已知与沉积材料层相关联的制造公差为+/
‑
15％。更进一步地，本公开可以在各个示例中重复参考标号和/或字母。这种重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0014]本公开涉及一种多栅极晶体管的结构或一种用于形成多栅极晶体管的工艺。具体地，本公开涉及一种多栅极器件，其包括具有硅子层和含氮子层的栅极间隔件。
[0015]随着集成电路(IC)技术向更小的技术节点发展，多栅极金属氧化物半导体场效应晶体管(多栅极MOSFET或多栅极器件)被引入，以通过增加栅极
‑
沟道耦合、减小关断状态(off
‑
state)电流和减小短沟道效应(SCE)来改进栅极控制。多栅极器件通常是指具有设置在沟道区域的多于一侧之上的栅极结构或其部分的器件。鳍式场效应晶体管(FinFET)和多桥沟道(MBC)晶体管是多栅极器件的示例，它们已成为高性能和低泄漏应用的受欢迎且有前途的候选者。FinFET在多于一侧上具有被栅极环绕的升高的沟道(例如，栅极环绕从衬底
延伸的半导体材料的“鳍”的顶部和侧壁)。MBC晶体管具有栅极结构，该栅极结构可以部分地或完全地围绕沟道区域延伸以在两个或更多个侧上提供对沟道区域的通道(access)。因为其栅极结构包围沟道区域，所以MBC晶体管也可以被称为栅极围绕式晶体管(SGT)或栅极全环绕式(GAA)晶体管。
[0016]栅极替换工艺可用于制造多栅极器件。以FinFET的制造为例，首先在鳍的沟道区域之上形成虚设栅极，并且沿着虚设栅极的侧壁形成栅极间隔件。使用栅极间隔件和虚设栅极作为掩模，在源极/漏极区域之上形成外延源极/漏极特征之前使鳍的源极/漏极区域凹陷。随后去除虚设栅极，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于形成半导体器件的方法，包括：在衬底之上形成半导体元件，所述半导体元件包括沟道区域和源极/漏极区域；在所述半导体元件的所述沟道区域之上形成虚设栅极堆叠；在所述虚设栅极堆叠的侧壁之上沉积第一间隔件层；在所述第一间隔件层之上沉积第二间隔件层，其中，所述第二间隔件层包括至少一个硅子层和至少一个含氮子层；在沉积所述第二间隔件层之后，蚀刻所述半导体元件的所述源极/漏极区域以形成源极/漏极凹部；以及在所述蚀刻之后，去除所述第二间隔件层。2.根据权利要求1所述的方法，其中，所述第一间隔件层的介电常数小于所述至少一个硅子层的介电常数和所述至少一个含氮子层的介电常数。3.根据权利要求1所述的方法，其中，沉积所述第二间隔件层包括：在约500℃至约600℃之间的沉积温度下使用二氯硅烷(DCS)沉积所述至少一个硅子层。4.根据权利要求1所述的方法，其中，沉积所述第二间隔件层包括：在约350℃至约450℃之间的沉积温度下使用一氯硅烷(MCS)沉积所述至少一个硅子层。5.根据权利要求1所述的方法，其中，沉积所述第二间隔件层包括：在约540℃至约640℃之间的沉积温度下使用六氯二硅烷(HCD)沉积所述至少一个硅子层。6.根据权利要求1所述的方法，其中，蚀刻所述半导体元件...

【专利技术属性】
技术研发人员：谢维哲，王俊尧，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：