具有注入漏漂移区的沟槽金属氧化物半导体场效应晶体管及其制造方法技术

一种制造功率ＭＯＳＦＥＴ的方法，包括：　　　　提供第一导电类型的衬底；　　　　在该衬底上提供与所述第一导电类型相反的第二导电类型的外延层；　　　　在所述外延层中形成沟槽；　　　　经过所述沟槽的底部注入所述第一导电类型的掺杂剂以在所述沟槽下面和所述外延层内形成漏漂移区，随即在所述注入之后，所述漏漂移区从所述沟槽延伸到所述衬底；　　　　沿所述沟槽的所述底部和侧壁形成绝缘层；　　　　把导电栅极材料引入所述沟槽；以及　　　　把所述第一导电类型的掺杂剂引入所述外延层以形成源区，在使得用邻近所述沟槽侧壁的所述外延层的沟道区分隔所述源区和所述漏漂移区的条件下，来形成所述漏漂移区和所述源区。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及功率金属氧化物半导体场效应晶体管(MOSFET)，尤其涉及具有良好的开态电阻和击穿特性的沟槽栅极式功率MOSFET。本申请还涉及一种用于制造这种MOSFET的工艺。
技术介绍
图1的截面图示出了传统的沟槽栅极式功率MOSFET10。MOSFET10形成在N+半导体衬底11中，在半导体衬底11上生长N外延层12。栅极13形成在沟槽14中，沟槽14从N外延(N-epi)层12的顶部表面向下延伸。栅极一般由多晶硅(polysilicon)构成，并通过氧化物层15与N-epi层12电绝缘。施加给栅极13的电压控制电流经过在P体区17中位置邻近沟槽14壁的沟道在N+源区16和漏区18之间流动。漏区18包括N-epi层12和N+衬底11。金属接触层19与N+源区106电接触以及通过一P+体接触区20与P体区17电接触。相似的金属接触层(未示出)一般提供与漏区18的底侧的电连接。理论上，MOSFET将用作理想的开关，在截止时具有无穷大的电阻值而当导通时具有零电阻值。实际上，不能取得该目标，然而MOSFET的效率的两个重要测量标准仍然是开态电阻和雪崩击穿电压(下文中为“击穿电压”)。另一个重要标准是在出现击穿的情况。在电场为最大值的情况下，由于漏区相对源区正常地正向偏置，所以结21反向偏置，并且雪崩击穿通常出现在沟槽的角处。击穿产生能损坏或破坏栅极氧化物层15的热载流子。因此，希望设计器件，使得击穿出现在体硅中而远离沟槽14。MOSFET的另一个重要特征是它的阈值电压，阈值电压是需要施加给栅极以便在沟道中产生反型层并由此使器件导通的电压。在许多情况下，希望具有低阈值电压，并且这需要沟道区被轻掺杂。然而，轻掺杂沟道区增加了穿通击穿的风险，在当结21周围的耗尽区扩展以便沿路经过沟道到达源区时出现了穿通击穿。当更加轻掺杂体区时，耗尽区会更迅速地扩展。在Bulucea等人的美国专利No.5,072,266(“Bulucea专利”)中讲授了一种技术，用于减少沟槽的角处的电场强度并促进体硅中的击穿远离沟槽。图2中示例了该技术，图2示出了MOSFET 25，其除了深P+扩散27从P体区17向下延伸到沟槽底部下面的位置以外相似于图1中的MOSFET 10。深P+扩散27具有使电场成型的效果，以便减少在沟槽的角29处的强度。当Bulucea专利的技术改善了MOSFET的击穿性能时，其对单元栅距设定下限，如图2中的“d”所示，因为如果单元栅距减少得太多的话，来自深P+扩散的掺杂剂将进入MOSFET的沟道区并增加它的阈值电压。减少单元栅距增加了MOSFET的单元的总周长，提供用于电流的更大栅极宽度，而由此降低了MOSFET的开态电阻。从而，为改善MOSFET的击穿特性而利用Bulucea专利的技术使得更难降低MOSFET的开态电阻。总之，功率MOSFET的设计需要在阈值电压与击穿电压之间以及在器件的开态电阻与击穿特性之间作出折衷处理。由此，对于MOSFET结构有一个纯粹的需要，在不增加制造工艺的过度复杂性的情况下避免或最小化这些折衷处理。
技术实现思路
根据本专利技术，一功率MOSFET形成在第一导电类型的半导体衬底中，半导体衬底覆盖有第二导电类型的外延层。一沟槽形成在外延层中。功率MOSFET还包括位于沟槽内并通过绝缘层与外延层电绝缘的栅极，该绝缘层沿沟槽的侧壁和底部延伸。外延层包括第一导电类型的源区，设置源区邻近外延层的顶部表面和沟槽的壁；第二导电类型的基区或体区；以及从衬底延伸到沟槽底部的第一导电类型的漏漂移区，漏漂移区与从衬底延伸到沟槽侧壁的体区之间的结。功率MOSFET可以任意包括阈值调整注入，并且外延层可包括具有不同掺杂剂浓度的至少两个子层(“阶梯状epi层”)。在一个可选择的实施例中，沟槽延伸通过整个外延层并进入衬底，并不需要漏漂移区。本专利技术还包括制造功率MOSFET的方法，包括提供第一导电类型的衬底；在衬底上生长与第一导电类型相反的第二导电类型的外延层；在外延层中形成沟槽；经过沟槽底部引入第一导电类型的掺杂剂以形成漏漂移区，漏漂移区在衬底与沟槽底部之间延伸；沿沟槽底部和侧壁形成绝缘层；把导电栅极材料引入沟槽；以及把第一导电类型的掺杂剂引入外延层以形成源区，在使得用邻近沟槽侧壁的外延层的沟道区分隔源区和漏漂移区的条件下，形成漏漂移区和源区。可以通过用于蚀刻沟槽的同一掩模来注入用来形成漏漂移区的掺杂剂。有几种方法来形成漏漂移区。几个例子如下。可以把第一导电类型的掺杂剂注入进沟槽底部与衬底之间的区域，随后基本上没有掺杂剂的扩散。可以以较少的能量把掺杂剂注入到恰好在沟槽底部下面的区域中并可使掺杂剂向下扩散，直到其融入衬底。在衬底和外延层之间的界面处或附近可以形成掺杂剂的“深”下沉区，并且掺杂剂可以向上扩散直到其到达沟槽底部。通过以相对高能量经过沟槽底部注入掺杂剂，可以形成深区。衬底/外延层界面附近的掺杂剂的深区和刚好在沟槽下面的掺杂剂的区域可以都形成，并且所述区域可以分别向上和向下扩散，直到它们结合。可以经过沟槽底部进行一系列的注入来产生共同构成漏漂移区的区的“堆叠”。取代在衬底上生长第二导电类型的外延层，可以生长第一导电类型的外延层，并且第二导电类型的掺杂剂可以被注入到外延层并向下扩散，直到掺杂剂到达衬底和外延层之间的界面。不考虑是使用第一导电类型还是第二导电类型的外延层，可以注入第二导电类型的掺杂剂以形成更重掺杂的体区扩散或作为阈值调整注入。可选择地，可以使沟槽经过外延层延伸到衬底。在本实施例中，漏漂移区成为不必要的。本专利技术的MOSFET具有包含下列的几点优点。因为漏漂移区由外延层的第二导电类型部分横向包围，所以出现了更有效的耗尽，并且更多的第一导电类型的掺杂剂可以被导入漏漂移区，由此降低了MOSFET的开态电阻。由于在沟道区内的掺杂剂的轮廓相对平坦，在不增加其阈值电压的情况下MOSFET可以很少受损于穿通击穿。由于外延层的第二导电类型部分延伸到除漏漂移区的区域以外的衬底，所以不需要形成额外的第二导电类型层来终止器件。可以取消用于Bulucea专利的深扩散和终止区的单独的掩模。取消Bulucea专利的深体区扩散使得增加了单元密度而减少了开态电阻。可以按任何类型的单元几何形状来制造根据本专利技术的功率MOSFET，单元几何形状包括例如六边形或正方形形状的密闭单元或呈现纵向条纹形状的单元。附图说明图1是传统沟槽栅极式MOSFET的截面图；图2是含有深扩散以保护栅极氧化物层的沟槽栅极式MOSFET的截面图，如美国专利No.5,072,266中所讲授的；图3是根据本专利技术的沟槽MOSFET的截面图；图4是根据本专利技术含有阈值调整注入的沟槽MOSFET的截面图；图5A-5L示例了制造图3和图4中的MOSFET的工艺的截面图；图6是根据本专利技术按阶梯式外延层所形成的沟槽MOSFET的截面图；图7是根据本专利技术的沟槽MOSFET的截面图，其中沟槽延伸至重掺杂衬底中；图8A和8B是利用计算机模拟程序SUPREME所制定的图，分别以通过沟道区和沟槽底部的垂直截面示出了图3的MOSFET中的掺杂剂浓度；图9A和9B是利用计算机模拟程序MEDICI所制定的图，分别以通过沟道区和沟槽底部的垂直截面示出了图3的MOSFET中的掺杂剂浓度；图10本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种制造功率MOSFET的方法，包括提供第一导电类型的衬底；在该衬底上提供与所述第一导电类型相反的第二导电类型的外延层；在所述外延层中形成沟槽；经过所述沟槽的底部注入所述第一导电类型的掺杂剂以在所述沟槽下面和所述外延层内形成漏漂移区，随即在所述注入之后，所述漏漂移区从所述沟槽延伸到所述衬底；沿所述沟槽的所述底部和侧壁形成绝缘层；把导电栅极材料引入所述沟槽；以及把所述第一导电类型的掺杂剂引入所述外延层以形成源区，在使得用邻近所述沟槽侧壁的所述外延层的沟道区分隔所述源区和所述漏漂移区的条件下，来形成所述漏漂移区和所述源区。2.如权利要求1的方法，其中提供外延层包括在所述衬底上生长所述第二导电类型的外延层。3.如权利要求1的方法，其中提供外延层包括生长所述第一导电类型的外延层以及把与所述第一导电类型相反的第二导电类型的掺杂剂注入到所述外延层。4.如权利要求3的方法，包括加热所述外延层，以便把所述第二导电类型的所述掺杂剂扩散到所述外延层和所述衬底之间的界面。5.如权利要求1的方法，包括把所述第二导电类型的掺杂剂注入进所述外延层以形成体区。6.如权利要求7的方法，其中经过所述沟槽的底部注入所述第一导电类型的掺杂剂来形成漏漂移区包括以100keV至2MeV的能量注入掺杂剂。7.一种制造功率MOSFET的方法，包括提供第一导电类型的衬底；在该衬底上提供与所述第一导电类型相反的第二导电类型的外延层；在所述外延层中形成沟槽；经过所述沟槽的底部注入所述第一导电类型的掺杂剂以在所述沟槽下面和所述外延层内形成一掺杂剂区，所述掺杂剂区位于所述衬底上方并与所述衬底隔开；加热所述衬底以便使所述掺杂剂区向下扩散，以便形成从所述沟槽的所述底部向所述衬底延伸的漏漂移区；沿所述沟槽的所述底部和侧壁形成绝缘层；把导电栅极材料引入所述沟槽；以及把所述第一导电类型的掺杂剂引入所述外延层以形成源区，在使得用邻近所述沟槽侧壁的所述外延层的沟道区分隔所述源区和所述漏漂移区的条件下，形成所述漏漂移区和所述源区。8.如权利要求7的方法，其中提供外延层包括在所述衬底上生长所述第二导电类型的外延层。9.如权利要求7的方法，其中提供外延层包括生长所述第一导电类型的外延层以及把与所述第一导电类型相反的第二导电类型的掺杂剂注入到所述外延层内。10.如权利要求9的方法，包括加热所述外延层，以便把所述第二导电类型的所述掺杂剂扩散到所述外延层和所述衬底之间的界面。11.如权利要求7的方法，包括把所述第二导电类型的掺杂剂注入进所述外延层以形成体区。12.如权利要求7的方法，其中经过所述沟槽的底部注入第一导电类型的掺杂剂来形成掺杂剂区包括以30keV至300keV的能量注入掺杂剂。13.一种制造功率MOSFET的方法，包括提供第一导电类型的衬底；在该衬底上提供与所述第一导电类型相反的第二导电类型的外延层；在所述外延层中形成沟槽；经过所述沟槽的底部注入所述第一导电类型的掺杂剂以在所述沟槽下面和接近所述衬底与所述外延层之间的界面处形成一掺杂剂的深层，所述掺杂剂的深层位于所述沟槽下面并与所述沟槽隔离；加热所述衬底以便使所述掺杂剂的深层向上扩散，从而形成从所述沟槽的所述底部向所述衬底延伸的漏漂移区；沿所述沟槽的所述底部和侧壁形成绝缘层；把导电栅极材料引入所述沟槽；以及把所述第一导电类型的掺杂剂引入所述外延层以形成源区，在使得用邻近所述沟槽侧壁的所述外延层的沟道区分隔所述源区和所述漏漂移区的条件下，形成所述漏漂移区和所述源区。14.如权利要求13的方法，其中提供外延层包括在所述衬底上生长所述第二导电类型的外延层。15.如权利要求13的方法，其中提供外延层包括生长所述第一导电类型的外延层以及把与所述第一导电类型相反的第二导电类型的掺杂剂注入到所述外延层内。16.如权利要求15的方法，包括加热所述外延层，以便把所述第二导电类型的所述掺杂剂扩散到所述外延层和所述衬底之间的界面。17.如权利要求13的方法，包括把所述第二导电类型的掺杂剂注入进所述外延层以形成体区。18.如权利要求13的方法，其中经过沟槽底部注入所述第一导电类型的掺杂剂来形成掺杂剂的深层包括以300keV至3MeV的能量注入掺杂剂。19.一种制造功率MOSFET的方法，包括提供第一导电类型的衬底；在该衬底上提供与所述第一导电类型相反的第二导电类型的外延层；在所述外延层中形成沟槽；经过所述沟槽的底部注入所述第一导电类型的掺杂剂以在所述沟槽下面和接近所述衬底与所述外延层之间的界面处形成一掺杂剂的深层；经过所述沟槽的底部注入所述第一导电类型的掺杂剂以在所述沟槽下面和所述外延层内形成一掺杂剂区，所述掺杂剂区位...

【专利技术属性】
技术研发人员：默罕穆德·N·达维什，
申请(专利权)人：西利康尼克斯股份有限公司，
类型：发明
国别省市：