存储器件及其制造方法技术

本发明专利技术关于一种存储器件及其制造方法。所述存储器件包括：具有沟槽的衬底；形成在所述沟槽下方的位线接触结；形成在所述沟槽外的多个储存节点接触结；及多个栅结构，每个所述栅结构形成在位于所述位线接触结及一个所述储存节点接触结之间的衬底上。特别地，所述沟槽的每个侧壁成为各个沟道的一部分，由此所述胞区内晶体管的沟道长度被延长。亦即，每两个所述储存节点接触结与所述沟道区之间的距离增大。由此，所述储存节点接触结的漏电流水平降低，从而提高了数据的保持时间。

【技术实现步骤摘要】

本专利技术涉及一种，且更具体地，涉及一种可提高数据保持时间的。
技术介绍
由于半导体装置已被日益小型化，每个图型尺寸亦已被逐渐减小。尤其在诸如动态随机存取存储器(DRAM)装置的存储器件中，由于大规模的集成，其栅电极长度与胞区(cell region)内晶体管尺寸的减小成比例地剧烈减小，并且作为栅电极尺寸减小的结果，源和漏的结已对施加到胞区中晶体管主体的电场及电势起到重要作用。图1是说明传统存储器件结构的剖面图。如图所示，用于隔离装置元件的场氧化物层120形成在衬底110的预定区域内。然后，栅绝缘层130、第一栅导电层140、第二栅导电层150及栅硬掩模层160被依次形成在衬底110上，并依次被施以栅掩模处理及蚀刻处理，从而获得多个栅结构155。然后，杂质被离子植入以形成多个位线接触结170A及多个储存节点接触结170B，之后，在栅结构155的每个侧壁上形成间隔物(spacer)171。然后，形成连接位线接触结170A的多个位线接触塞190A及连接储存节点接触结170B的多个储存节点接触塞190B。该位线接触塞190A及该储存节点接触塞190B分别用于与位线及储存节点相连接。应注意的是，图1仅举例说明单一位线接触结及单一位线接触塞。但是，传统存储器件具有短沟道效应的问题，即由于栅电极被缩短，沟道区易受来自栅结构、源与漏结的耗尽层、电场、及电位所提供的电压的影响。作为这种不利的短沟道效应的结果，阈电压急剧减少，由此导致难以控制存储器件的阈电压。再者，因存储器件已小型化，故须以高浓度离子植入位线接触结170A及储存节点接触结170B。然而，由于为获得高掺杂浓度的过度离子植入，胞区中储存节点接触结170B的边缘区A将具有高水平的电场，因此，在储存节点接触结170B的结部分处的结漏电流增加。此种结漏电流的增加引起数据保持时间减少，亦即，存储器件的恢复特性退化。
技术实现思路
因此，本专利技术之目的是提供一种可通过减少在储存节点接触结处产生的结漏电流来增加数据保持时间的。根据本专利技术的一方面，提供一种存储器件，其包括提供有沟槽的衬底；形成在沟槽下方的位线接触结；形成在沟槽外的多个储存节点接触结；以及多个栅结构，每个栅结构形成在位于位线接触结与一个储存节点接触结之间的衬底上。根据本专利技术的另一方面，提供一种存储器件，其包括提供有沟槽的衬底；形成在沟槽下方的第一接触结；形成在沟槽外的多个第二接触结；多个栅结构，每个栅结构形成在设置于第一接触结与一个第二接触结之间的衬底上；通过填充栅结构之间所产生的空间而在第一接触结上形成的第一接触塞；以及通过填充栅结构间所产生的空间而在第二接触结上形成的多个第二接触塞。根据本专利技术的再一方面，提供一种用于制造存储器件的方法，所包括的步骤为蚀刻部分衬底以获得沟槽；形成多个栅结构，使得栅结构的各一部分被设置在沟槽内；使用栅结构作为掩模进行离子植入处理从而形成沟槽下方的第一接触结并形成沟槽外的多个第二接触结；及在第一接触结上形成第一接触塞并且在相应的接触结上形成多个第二接触塞。附图说明通过下面所给出的优选实施例的描述并结合附图，本专利技术的上述及其它目的和特征将被更好地理解，其中图1为说明传统存储器件结构的剖面图。图2为说明依据本专利技术第一实施例制成的存储器件结构的剖面图。图3A到3F为说明依据本专利技术第一实施例制造存储器件方法的剖面图。图4为说明依据本专利技术第二实施例的存储器件结构的剖面图。图5为说明依据本专利技术第三实施例的存储器件结构的剖面图。图6为说明依据本专利技术第四实施例的存储器件结构的剖面图。图7A到7G为说明依据本专利技术第四实施例制造存储器件方法的剖面图。图8为说明依据本专利技术第五实施例的存储器件结构的剖面图。图9为说明依据本专利技术第六实施例的存储器件结构的剖面图。具体实施例方式将结合附图详细描述根据本专利技术优选实施例的。图2为说明依据本专利技术第一实施例的存储器件结构的剖面图。如图所示，场氧化物层220被形成在衬底210中，并且在衬底的预定区域中形成沟槽200。位于沟槽200下方的衬底210中形成有第一接触结270A，而位于沟槽200外的衬底210中形成有多个第二接触结270B。应注意的是，虽然形成许多第一接触结270A，图2中仅举例说明单个第一接触结270A。多个栅结构255被形成在衬底210的位于第一接触结270A及第二接触结270B之间的每一部分上。此处，每个栅结构包括第一绝缘层230、多晶硅层240、金属层250及用于硬掩模的第二绝缘层260。再者，被选择的栅结构255的各一部分被设置在沟槽200内，并且那些栅结构255的多晶硅层240与金属层250在沟槽200形成处被凹陷。栅结构255每个侧壁上形成有间隔物271。第一接触塞290A形成在第一接触结270A上并填充形成于沟槽200上的栅结构255之间所产生的空间。多个第二接触塞290B被分别形成在第二接触结270B上，并填充形成在沟槽200外的栅结构255之间所产生的相应空间。尽管没有说明，位线经由第一接触塞290A连接到第一接触结270A，并且储存节点经由第二接触塞290B连接到第二接触结270B。亦即，第一接触塞290A及第二接触塞290B分别是位线接触塞和储存节点接触塞，且第一接触结270A及第二接触结270B分别是位线接触结和储存节点接触结。如上所述，依据本专利技术第一实施例所制成的存储器件，胞区中晶体管的位线接触结形成在沟槽(trench)内，而储存节点接触结则形成在沟槽外。许多沟道(channel)形成在每两个位线接触结和储存节点接触结之间。因此，沟槽的侧壁构成沟道，结果，延长了胞区中晶体管的沟道长度。与传统存储器件相比，每两个储存节点接触结与沟道区之间的增加。因而，储存节点接触结的漏电流水平降低，从而增加了数据保持时间。图3A到3F为说明依据本专利技术第一实施例制造存储器件的方法的剖面图。此处，图2中所描述的相同参考数字在这些图中也被使用。如图3A所示，场氧化物层220被形成在硅基衬底210上。如图3B所示，衬底210的预定部分被选择性地蚀刻以形成沟槽200。虽然沟槽200的深度D依设计规则而有变化，但沟槽200的深度优选为在约20nm到约150nm的范围。如图3C所示，由硅氧化物(silicon oxide)制成的第一绝缘层230形成于上面所完成的衬底结构上，并且在其上方依序形成多晶硅层240及金属层250。此时，多晶硅层240具有与沟槽200的外形一致的凹陷外形。如图3D所示，通过使用选自金属和金属硅化物的材料在多晶硅层240上形成金属层250。此时，在多晶硅层240凹陷处金属层具有凹陷部分。然后，在金属层250上形成用于硬掩模的第二绝缘层260。通常，第二绝缘层260是由硅氮化物制成。如图3E所示，经由栅掩模处理及蚀刻处理，第一绝缘层230、多晶硅层240、金属层250及第二绝缘层260被选择性蚀刻，因而获得多个栅结构255。为了恢复蚀刻期间对衬底结构的损伤并改善第一绝缘层230的特性，可实施再氧化处理。之后，利用栅结构255作为掩模进行离子植入处理，以在位于沟槽200下方的衬底210内形成第一接触结270A，并在位于沟槽200外的衬底210内形成多个第二结270B。如图3F所示，在栅结构255的每个侧壁上形成有间隔物271。此本文档来自技高网...

【技术保护点】
一种存储器件，包括：具有沟槽的衬底；形成在所述沟槽下方的位线接触结；形成在所述沟槽外的多个储存节点接触结；及多个栅结构，其每个形成在位于所述位线接触结和一个储存节点接触结之间的衬底上。

【技术特征摘要】
KR 2004-7-27 10-2004-0058871;KR 2004-7-29 10-2004-1.一种存储器件，包括具有沟槽的衬底；形成在所述沟槽下方的位线接触结；形成在所述沟槽外的多个储存节点接触结；及多个栅结构，其每个形成在位于所述位线接触结和一个储存节点接触结之间的衬底上。2.如权利要求1的存储器件，其中所述沟槽具有侧壁，所述每个侧壁是沟道的一部分。3.如权利要求1的存储器件，其中所述沟槽的侧壁通过在向沟槽底部行进时变窄而倾斜。4.如权利要求1的存储器件，其中所述沟槽的侧壁被形成为垂直于所述衬底的所述凹陷部分的表面。5.如权利要求1的存储器件，其中所述栅结构、所述位线接触结及所述储存节点接触结被设置为使得所述沟槽的各个侧壁所在的位置处的衬底部分被安排在相应沟道区的中心。6.如权利要求1的存储器件，其中每个所述栅结构包括第一绝缘层、多晶硅层、金属层及用于硬掩模的第二绝缘层。7.如权利要求1的存储器件，其中每个所述栅结构包括第一绝缘层、平面化的多晶硅层、金属层及用于硬掩模的第二绝缘层。8.如权利要求6的存储器件，其中所述第一绝缘层及所述第二绝缘层分别使用硅氧化物和硅氮化物形成。9.如权利要求7的存储器件，其中所述第一绝缘层及所述第二绝缘层分别使用硅氧化物和硅氮化物形成。10.一种存储器件，包括具有沟槽的衬底；形成在所述沟槽下方的第一接触结；形成在所述沟槽外的多个第二接触结；多个栅结构，每个所述栅结构形成在位于所述第一接触结和一个所述第二接触结之间的衬底上；第一接触塞，其通过填充在所述栅结构之间产生的空间而形成在所述第一接触结上；及多个第二接触塞，其通过填充在所述栅结构之间产生的空间而形成在所述第二接触结上。11.如权利要求10的存储器件，进一步包括位线，其经由所述第一接触塞与所述第一接触结相连接；及多个储存节点，其分别经由所述第二接触塞与所述第二结相连接。12.如权利要求10的存储器件，其中所述沟槽具有侧壁，每个所述侧壁是沟道的一部分。13.如权利要求10的存储器件，其中所述沟槽的侧壁通过在向沟槽底部行进时变窄而倾斜。14.如权利要求10的存储器件，其中所述沟槽的侧壁被形成为垂直于所述衬底的所述凹陷部分的表面。15.如权利要求10的存储器件，其中所述栅结构、所述第一接触结及所述第二接触结被设置为使得所述沟槽的各个侧壁所在位置处的衬...

【专利技术属性】
技术研发人员：张世亿，郑台愚，金瑞玟，金愚镇，朴滢淳，金荣福，梁洪善，孙贤哲，黄应林，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]