降低相变存储器编程电流的单元结构制造技术

一种降低相变存储器编程电流的单元结构，属于微电子领域。本发明专利技术包括：集成电路衬底、下电极、硫族化物合金相变层、加热层、上电极、绝缘介质层，在集成电路衬底上设有下电极，上电极设在硫族化物合金相变层上，硫族化物合金相变层和加热层设在绝缘介质层的小孔内，加热层设在下电极和硫族化物合金相变层之间，加热层与下电极相连接。本发明专利技术在存储单元中增加一层不发生相变的半导体加热层，该加热层具有较高的电阻和较低的热传导系数，能够降低编程电流同时产生足够的焦耳热使相变材料到达熔点，从而达到使用较低的电流对存储单元进行编程的目的。

【技术实现步骤摘要】

本专利技术涉及的是一种微电子
的器件，具体地说，是一种降低相变存储器编程电流的单元结构。
技术介绍
相变存储器技术的基本原理是利用相变材料作为存储介质，相变材料在晶态和非晶态时电阻率有很大的差异，采用编程的电脉冲可以使相变存储单元在晶态和非晶态之间可逆的转换。而且存储单元的状态是非易失性的，即当设置为任意一个状态时，即使切断电源，存储单元仍保持为该状态的电阻值，除非重新设置存储单元的状态。典型的相变材料是硫族化物合金薄膜，一种特别适合的材料是GeSbTe合金。存储单元包括由电介质材料定义的细孔，相变材料沉积在细孔中，相变材料在细孔的一端上连接电极。电极接触使电流通过该通道产生焦耳热对该单元进行编程，或者读取该单元的电阻状态。当前的相变存储器采用W，或者TiW合金等作为电极材料，而W的电阻率很低(5.39×10-8Ω.m)，而热导率很高(178W/mK)，不利于对相变介质进行加热。当相变材料处于晶态时，存储单元的电阻很低，要产生足够的焦耳热使相变材料达到熔点，必须增加编程电流密度，由此将影响器件的稳定性和可靠性。经对现有技术文献的检索发现，2003年，Samsung公司在每年一度的IEEE国际电子器件会议(IEDM)上提出采用TiN/W作为电极材料(“Writing currentreduction for high-density phase-change RAM”(降低高密度相变存储器的写电流)，Y.N.Hwang，S.H.Lee，et al.IEDM，2003，pp893)，而TiN具有较高的电阻率(2×10-7～1×10-5Ω.m)。2005年，中科院微系统与信息技术研究所夏吉林等提出在电极和相变材料之间加入一层过渡层的专利(中国专利一种减小相变存储器写入电流的单元结构的改进及方法，专利公开号CN1564337A，公开日2005年1月12日)，所提出的过渡层为Pt，Ti，TiN。当金属过渡层的电阻低于相变介质晶态电阻时，不能产生较大的焦耳热，起不到辅助发热的作用。因此，通过采用更加适合的加热层材料，当相变介质处于低阻态时，利用加热层产生的焦耳热使相变材料达到熔点，可以更加有效的降低编程电流，从而提高器件的稳定性和可靠性。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供一种降低相变存储器编程电流的单元结构，使其在存储单元中增加一层不发生相变的半导体加热层，该加热层具有较高的电阻和较低的热传导系数，能够降低编程电流同时产生足够的焦耳热使相变材料到达熔点，从而达到使用较低的电流对存储单元进行编程的目的。本专利技术是通过以下技术方案实现的，本专利技术包括集成电路衬底、下电极、硫族化物合金相变层、加热层、上电极、绝缘介质层，在集成电路衬底上设有下电极，上电极设在硫族化物合金相变层上，硫族化物合金相变层和加热层设在绝缘介质层的小孔内，加热层设在下电极和硫族化物合金相变层之间，加热层与下电极相连接。本专利技术的另一种形式为集成电路衬底、下电极、硫族化物合金相变层、加热层、上电极、绝缘介质层，在集成电路衬底上设有下电极，上电极设在硫族化物合金相变层上，硫族化物合金相变层和加热层设在绝缘介质层的小孔内，加热层设在硫族化物合金相变层中间。所述的下电极的面积由绝缘介质层的小孔所限制。所述的下电极的面积小于上电极的面积，以获得更大的电流密度。所述的加热层为半导体，电阻率在10-6～102Ω.m之间。所述的加热层，其厚度为3-40nm。脉冲电流通过一端电极，如下电极流入存储单元，电流通过加热层、硫族化物合金相变层之后从另一端电极流出，采用编程的电脉冲可以使硫族化物合金相变层在晶态(低阻态)和非晶态(高阻态)之间可逆的转换。绝缘介质层定义了存储单元尺寸并防止存储单元之间的扩散和热串扰。当较小的脉冲电流流入存储单元进行Set(晶化)过程时，其中的硫族化物合金相变层处于高阻态，流入的脉冲电流使得硫族化物合金相变层产生焦耳热，并使硫族化物合金相变层受热结晶转变为低阻态。当较大的脉冲电流流入存储单元进行Reset(非晶化)过程时，其中的硫族化物合金相变层处于低阻态，产生的焦耳热很少，如果仅仅依靠硫族化物合金相变层自身发热到达熔点，则需要很大的电流。增加了加热层之后，脉冲电流通过时，产生的焦耳热将集中在电阻较大的加热层区域，加热层产生的焦耳热可以使相邻的硫族化物合金相变层被加热。由于加热层的电阻比硫族化物合金相变层在晶态时的电阻大，较小的电流脉冲就能使硫族化物合金相变层被加热到达熔点，实现硫族化物合金相变层的非晶化，从而达到有效降低编程电流的目的。本专利技术的有益效果是当存储器中相变介质从低阻态转变到高阻态(即Reset过程)时，由于相变介质的电阻低，如果完全依靠相变介质自身发热，则需要很大的电流。在存储单元结构中增加了加热层之后，电流产生的焦耳热将集中在电阻较大的加热层区域，利用加热层产生的焦耳热辅助相变材料达到熔点，可以更加有效的降低编程电流。由于存储器编程电流是由外围的MOSFET(氧化物场效应管)电路提供，降低编程电流可以达到减小存储器外围电路面积，降低器件功耗，提高器件稳定性的目的。附图说明图1为本专利技术实施例1的结构示意图。图2为本专利技术实施例2的结构示意图。具体实施例方式实施例1如图1所示，本专利技术包括集成电路衬底1、下电极2、硫族化物合金相变层3、加热层4、上电极5、绝缘介质层6，在集成电路衬底1上设有下电极2，上电极5设在硫族化物合金相变层3上，硫族化物合金相变层3和加热层4设在绝缘介质层6的小孔内，加热层4设在下电极2和硫族化物合金相变层3之间，加热层4与下电极2相连接。所述的下电极2的面积由绝缘介质层6的小孔所限制。所述的下电极2的面积小于上电极5的面积，以获得更大的电流密度。所述的加热层4为半导体，电阻率在10-5～102Ω.m之间。所述的加热层4，其厚度为3-40nm。实施例2如图2所示，本专利技术包括集成电路衬底1、下电极2、硫族化物合金相变层3、加热层4、上电极5、绝缘介质层6，在集成电路衬底1上设有下电极2，上电极5设在硫族化物合金相变层3上，硫族化物合金相变层3和加热层4设在绝缘介质层6的小孔内，加热层4设在硫族化物合金相变层3中间。所述的下电极2的面积由绝缘介质层6的小孔所限制。所述的下电极2的面积小于上电极5的面积，以获得更大的电流密度。所述的加热层4为半导体，电阻率在10-5～102Ω.m之间。所述的加热层4，其厚度为3-40nm。本文档来自技高网...

【技术保护点】
一种降低相变存储器编程电流的单元结构，包括：集成电路衬底（１）、下电极（２）、硫族化物合金相变层（３）、上电极（５）、绝缘介质层（６），其特征在于，还包括：加热层（４），在集成电路衬底（１）上设有下电极（２），上电极（５）设在硫族化物合金相变层（３）上，硫族化物合金相变层（３）和加热层（４）设在绝缘介质层（６）的小孔内，加热层（４）设在下电极（２）和硫族化物合金相变层（３）之间，加热层（４）与下电极（２）相连接。

【技术特征摘要】
1.一种降低相变存储器编程电流的单元结构，包括集成电路衬底(1)、下电极(2)、硫族化物合金相变层(3)、上电极(5)、绝缘介质层(6)，其特征在于，还包括加热层(4)，在集成电路衬底(1)上设有下电极(2)，上电极(5)设在硫族化物合金相变层(3)上，硫族化物合金相变层(3)和加热层(4)设在绝缘介质层(6)的小孔内，加热层(4)设在下电极(2)和硫族化物合金相变层(3)之间，加热层(4)与下电极(2)相连接。2.一种降低相变存储器编程电流的单元结构，包括集成电路衬底(1)、下电极(2)、硫族化物合金相变层(3)、上电极(5)、绝缘介质层(6)，其特征在于，还包括加热层(4)，在集成电路衬底(1)上设有下电极(2)，上电极(5)设...

【专利技术属性】
技术研发人员：冯洁，章仪，蔡炳初，陈邦明，
申请(专利权)人：上海交通大学，硅存储技术公司，
类型：发明
国别省市：31[中国|上海]