曝光掩模的对位方法以及薄膜元件基板的制造方法技术

本发明专利技术的目的是提供一种既能保持同一曝光掩模中对准标记之间保持最小容许间距，又能缩小对象体的对准标记所需要的区域的曝光掩模的对位方法，及使用该方法的薄膜元件基板的制造方法。本发明专利技术提供：使用形成对准标记的多个全息照相掩模，对成为形成对准标记曝光对象的对象体进行图案曝光时，使用两个对准标记，进行多次全息照相掩模和对象体进行对位的曝光掩模的对位方法，连续进行三次以上对位中，将对象体上第３次对位用的对准标记，设在第２次和第１次对位用对准标记之间，或者，相对于第１次对位用对准标记，设在第２次对位用对准标记某侧的相反侧上，进行对位的方法。

【技术实现步骤摘要】

本专利技术是关于使用全息照相等曝光技术的精细加工，更详细讲，是关于使曝光掩模与成为曝光对象的对象体进行对位的方法，以及使用该方法的薄膜元件基板的制造方法。
技术介绍
近年来，在半导体装置的图案形成工序中，TIR(Total InternalReflection全内部反射)型全息照相曝光技术受到注目，该曝光技术使用全息照相曝光装置，采用由以下工序构成的方法，即，对全息照相掩模记录所要求图案的记录工序、和对该全息照相掩模照相再生光，对半导体图案用的光致抗蚀剂(resist)进行感光的曝光工序。在记录工序中，首先，向与半导体装置的图案相对应的掩模图案(原十字线)照射激光的记录光束，产生衍射光，射到全息照相掩模的记录面上。另一方面，对于全息照相掩模的记录面，以一定的角度从全息照相掩模的背侧照射参照光，与来自原十字线的衍射光干涉。由此，在全息照相掩模的记录面上产生干涉图案，并将它记录在全息照相记录面上。在曝光工序中，将全息照相掩模置于和原十字线同等的位置上，由与记录时相反的方向照射再生光的曝光光束，使再现原图案的衍射光在光致抗蚀剂上成像，并对光致抗蚀剂进行曝光。通常，在该曝光工序中，通过使全息照相掩模与在成为曝光对象体的基板侧上形成的对准标记和全息照相层侧上形成的对准标记相吻合，而使基板和全息照相掩模进行对位。以往，使用多个全息照相掩模形成图案时，在与这多个全息照相掩模上分别形成的各对准标记相对应的位置上，使用形成各个对准标记的基板，对全息照相掩模和基板的进行对位(参照非专利文献1)。因此，在基板侧上需要多个与全息照相掩模相对应的对准标记，使用的全息照相掩模数越多，所以基板侧的对准标记数也越多，所以存在的问题是为形成对准标记，基板上必须形成很宽阔的面积。在这种全息照相曝光装置用的全息照相掩模中编入的对准标记，虽然与器件区域分别制作成，但是，对制作装置的精度上，器件区域及其他全息照相掩模(其他层)用的对准标记，制作时需要设置5mm的间距(参照图7和图8)。在此，图7(a)和(b)分别是表示制作全息照相用掩模的原Cr制掩模(原十字线)的第1层掩模和第2层掩模的简要平面图。如图7(a)所示，第1层掩模1，位于中央部分设有第1层器件区域D1、和位于四角处设置的第1层对准标记A1。而且，如图7(b)所示，第2层掩模2，位于中央部分设有第2层器件区域D2，和位于四角处设置的第2层对准标记A2。A1和A2的标记模样不同。图8(a)和(b)分别是全息照相用掩模(第2层掩模)中器件区域记录时和对准标记记录时各个工序的简要构成图。如图8(a)所示，在器件区域记录时，用遮光板将原Cr掩模2的4个对准标记A2形成为封闭状态，利用经由器件区域D2的目标光束和经由棱镜的参照光束对全息照相掩模进行记录。另一方面，如图8(b)所示，在对准标记记录时，用遮光板将器件区域D2形成为封闭形态，利用经由原Cr掩模2的4个对准标记A2的目标光束，对全息照相掩模进行记录。因此，制成的全息照相用掩模中，制作成在对准标记和器件区域之间分别设置5mm的间距。另外，尽管未图示，对于在同一掩模上设置该对准标记和其他层用对准标记时，制作成在两个对准标记之间分别设置5mm的间距。图9是用于说明以往的曝光掩模的对位方法的简要构成图。如图9所示，以前，像第1层掩模(L1)、第2层掩模(L2)、…第7层掩模(L7)那样，为多层曝光掩模时，因为在同一掩模中对准标记之间保持最小容许间距的必要性，所以基板等对象体上的对准标记，与AL2-1、AL3-2、AL4-3、AL5-4、AL6-5、AL7-6分别以5mm的间距，每一次对位，向着同一个配置方向依次设置。图中，为便于说明，是将掩模重叠示出，但实际的对位是每个掩模在记录在全息照相掩模上的上层侧标记和记录在对象体上的下层侧标记之间进行。这种曝光掩模涉及到多层时，对象体上可制作成装置的区域显著减小。(非特许文献1)SID 03 Digest，p-40，pp.350-353。
技术实现思路
本专利技术所要解决的问题就是上述现有技术中存在的问题。因此，本专利技术的目的是提供一种既能在同一曝光掩模中对准标记之间的最小的容许间距，又能缩小对象体的对准标记所需要区域的曝光掩模的对位方法，及使用该方法制造薄膜元件基板的方法。本专利技术通过提供下述1中所示曝光掩模的对位方法，即可达到上述目的。1.一种曝光掩模的对位方法，其中使用已形成对准标记的多个全息照相掩模，对成为形成对准标记曝光对象的对象体进行图案曝光时，使用两者的对准标记，进行多次上述全息照相掩模和上述对象体的对位，其特征在于至少连续进行三次对位中，将上述对象体上第3次对位用的对准标记，设在第2次和第1次各次对位用的对准标记之间，或者设在相对于第1次对位用的对准标记，与第2次对位用的对准标记的某侧的相反侧上，进行对位。根据本专利技术，既能在同一曝光掩模中的对准标记之间保持最小的容许间距，又能缩小对象体的对准标记所需要的区域。本专利技术还分别提供了下述2～5中所示的专利技术。2.根据上述1所述的曝光掩模的对位方法，其中将上述对象体上的第奇数次对位用的对准标记和第偶数次对位用的对准标记，交替地设在各个配置区域内，进行对位。根据该方法，可更有效地缩小对象体的对准标记所需要的区域。3.一种薄膜元件基板的制造方法，是利用了使用已形成对准标记的多个全息照相掩模进行图案曝光的全息照相曝光，其特征在于，包括使用上述1或2所述的曝光掩模的对位方法，进行对位的第1工序；和通过从上述全息照相掩模上照射曝光光束，对上述对象体进行曝光形成图案的第2工序。根据这种方法，由于能够扩展半导体装置等的器件中所用的薄膜元件基板的电路图案形成中可利用的区域，所以可提供更高密度集成化的器件。4.一种薄膜元件基板的制造方法，是利用了使用已形成对准标记的多个全息照相掩模进行图案曝光的全息照相曝光，其特征在于，包括在上述全息照相掩模上，记录含有对准标记的所要图案的第1工序；利用上述1或2所述的曝光掩模的对位方法，进行对位的第2工序；和通过从上述全息照相掩模上照射曝光光束，对上述对象体进行曝光而形成图案的第3工序。根据这样的方法，由于能够扩展半导体装置等器件中所用的薄膜元件基板的形成电路图案中可利用的区域，所以能提供更高密度的集成化的器件。5.根据上述3或4所述的薄膜元件基板的制造方法，其中上述对象体的对准标记是在该对象体上曝光最初图案时形成。根据这样的方法，由于不需要另外在对象体上形成对准标记，所以可减少作业工序，并能提高生产效率。根据本专利技术提供一种既能在同一曝光掩模中对准标记之间保持最小的容许间距，又能缩小对象体的对准标记所需要的区域的曝光掩模的对位方法。根据本专利技术提供一种可形成高密度集成化的器件的薄膜元件基板的制造方法。附图说明图1是表示用于实施本实施方式曝光掩模的对位方法的全息照相曝光装置整体构成的图。图2是用于说明本实施方式曝光掩模的对位方法的图。图3是用于说明本实施方式的薄膜元件基板的制造方法的图。图4是用于说明本实施方式的薄膜元件基板的制造方法的图。图5是用于说明本实施方式的薄膜元件基板的制造方法的图。图6是用于说明本实施方式的薄膜元件基板的制造方法的图。图7(a)和(b)是用于制作全息照相用掩模的原Cr制掩模(原十字线)简要平面图。图8本文档来自技高网...

【技术保护点】
一种曝光掩模的对位方法，是使用已形成对准标记的多个全息照相掩模，对成为形成对准标记曝光对象的对象体进行图案曝光时，使用两者的对准标记，进行多次上述全息照相掩模和上述对象体的对位，其特征在于：至少连续进行三次对位中，将上述对象体上第３ 次对位用的对准标记，设在第２次和第１次各次对位用的对准标记之间，或者设在相对于第１次对位用的对准标记，与第２次对位用的对准标记的某侧的相反侧上，进行对位。

【技术特征摘要】
JP 2004-9-27 2004-2800431.一种曝光掩模的对位方法，是使用已形成对准标记的多个全息照相掩模，对成为形成对准标记曝光对象的对象体进行图案曝光时，使用两者的对准标记，进行多次上述全息照相掩模和上述对象体的对位，其特征在于至少连续进行三次对位中，将上述对象体上第3次对位用的对准标记，设在第2次和第1次各次对位用的对准标记之间，或者设在相对于第1次对位用的对准标记，与第2次对位用的对准标记的某侧的相反侧上，进行对位。2.根据权利要求1所述的曝光掩模的对位方法，其特征在于将上述对象体上的第奇数次对位用的对准标记和第偶数次对位用的对准标记，交替地设在各个配置区域内，进行对位。3.一种薄膜元件基板的制造方法，...

【专利技术属性】
技术研发人员：入口千春，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：JP[日本]