反熔丝存储单元状态检测电路及存储器制造技术

本公开提供一种反熔丝存储单元状态检测电路及存储器，电路包括：放大器，第一输入端连接第一参考电压，第二输入端连接第一节点，输出端连接第二节点；反熔丝存储单元阵列，包括多个位线均连接第一节点、字线均连接控制器的反熔丝存储单元子阵列，反熔丝存储单元子阵列包括多个反熔丝存储单元；第一开关元件，第一端连接电源，第二端连接第一节点，控制端连接第二节点；第二开关元件，第一端连接电源，第二端连接第三节点，控制端连接第二节点；第三开关元件，第一端连接第三节点，第二端接地，控制端连接控制器；比较器，第一输入端连接第三节点，第二输入端连接第二参考电压。本公开实施例可以提高反熔丝存储单元存储状态检测的准确度。确度。确度。

【技术实现步骤摘要】
反熔丝存储单元状态检测电路及存储器


[0001]本公开涉及集成电路
，具体而言，涉及一种反熔丝存储单元状态检测电路及应用该电路的存储器。

技术介绍

[0002]现有技术往往通过简单的逻辑门电路对反熔丝存储单元的存储状态进行检测。参见图1，以字线连接FsBlin3信号的反熔丝存储单元11为例：如果在编程的时候对该反熔丝存储单元进行烧录，该反熔丝存储单元由未存储状态转变为存储状态，通路电阻降低到较小值(几十千欧姆到几百千欧姆)，则当该反熔丝存储单元被选中时，通路电流流经存储状态下的等效电阻，在节点Node1上产生较低的电压，使逻辑门12输出信号D_out为高电平；反之，如果在编程的时候没有对该反熔丝存储单元进行烧录，该反熔丝存储单元在通路中的等效电阻会比较大(几兆欧姆到几百兆欧姆)，那么固定电路在该通路上产生的压降将超过逻辑门12的翻转点，使得逻辑门12的输出信号D_out为低电平。
[0003]在实际生产中，反熔丝存储单元在未存储状态下的电阻通常会在一个较宽的范围内波动，工艺、电压、温度等因素发生变化也会使得逻辑门电路的翻转点在较宽的范围内变化，这些因素都可能会导致对反熔丝存储单元的存储状态检测发生错误，例如将烧录过的反熔丝存储单元误判为未烧录反熔丝存储单元，或者将未烧录反熔丝存储单元误判为已烧录反熔丝存储单元，造成良率下降。
[0004]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路
r/>[0005]本公开的目的在于提供一种反熔丝存储单元状态检测电路及应用该电路的存储器，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的反熔丝存储单元的存储状态检测结果不准确的问题。
[0006]根据本公开的第一方面，提供一种反熔丝存储单元状态检测电路，包括：放大器，第一输入端连接第一参考电压，第二输入端连接第一节点，输出端连接第二节点；反熔丝存储单元阵列，包括多个反熔丝存储单元子阵列，所述多个反熔丝存储单元子阵列的位线均连接所述第一节点，所述多个反熔丝存储单元子阵列的字线均连接控制器，所述反熔丝存储单元子阵列包括多个反熔丝存储单元；第一开关元件，第一端连接电源，第二端连接所述第一节点，控制端连接所述第二节点；第二开关元件，第一端连接所述电源，第二端连接第三节点，控制端连接所述第二节点；第三开关元件，第一端连接所述第三节点，第二端接地，控制端连接所述控制器；比较器，第一输入端连接所述第三节点，第二输入端连接第二参考电压。
[0007]在本公开的一种示例性实施例中，所述控制器设置为：在第一时间点输出第一控制信号检测所述反熔丝存储单元的存储状态，输出第二控制信号控制所述第三开关元件关
断；在第二时间点获取所述比较器的输出信号以确定所述反熔丝存储单元的存储状态；其中，所述第二时间点在所述第一时间点之后。
[0008]在本公开的一种示例性实施例中，所述第二时间点根据以下方式确定：获取所述反熔丝存储单元的击穿后的最大电阻和未被击穿时的最小电阻；根据所述最小电阻和所述最大电阻确定所述第一节点的第一电压变化线和第二电压变化线；将所述第一电压变化线与所述第二电压变化线的差值达到预设阈值的时间点设置为所述第二时间点。
[0009]在本公开的一种示例性实施例中，所述第二参考电压根据以下方式确定：确定所述第一电压变化线在所述第二时间点的第一电压值和所述第二电压变化线在所述第二时间点的第二电压值；将所述第一电压值和所述第二电压值的平均值设置为所述第二参考电压。
[0010]在本公开的一种示例性实施例中，还包括：检测电容，第一端连接所述第三节点，第二端接地。
[0011]在本公开的一种示例性实施例中，还包括：触发器，输入端连接所述比较器的输出端，第一输出端和第二输出端均连接所述控制器。
[0012]在本公开的一种示例性实施例中，所述反熔丝存储单元包括：选择开关元件，所述选择开关元件的第一端连接所述反熔丝存储单元的位线；反熔丝元件，所述反熔丝元件的第一端连接于所述选择开关元件的第二端；所述选择开关元件的控制端和所述反熔丝元件的控制端均连接于所述控制器。
[0013]在本公开的一种示例性实施例中，所述第一开关元件、所述第二开关元件均为P型晶体管，所述放大器的第一输入端为同相输入端，所述放大器的第二输入端为反相输入端；或者，所述第一开关元件、所述第二开关元件均为N型晶体管，所述放大器的第一输入端为反相输入端，所述放大器的第二输入端为同相输入端。
[0014]在本公开的一种示例性实施例中，所述获取所述比较器的输出信号包括：在所述第二时间点控制所述比较器为使能状态以读取所述比较器的输出信号。
[0015]根据本公开的第二方面，提供一种存储器，包括如上述任意一项所述的反熔丝存储单元状态检测电路。
[0016]本公开实施例通过使用放大器、第一开关元件和第二开关元件，将待测反熔丝存储单元的电阻转换成电流源对第三节点充电，在第二时间点将第三节点的电压与第二参考电压比较得出反熔丝存储单元阵列中当前待测反熔丝存储单元的电阻值，可以使得用于检测反熔丝存储单元的存储状态的电压翻转点得到精确控制，避免相关技术中由于反熔丝存储单元的电阻偏移和逻辑门的翻转电压偏移导致的反熔丝存储单元的存储状态误判。
[0017]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
[0018]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1是现有技术中反熔丝存储单元状态检测电路的示意图。
[0020]图2是本公开示例性实施例中反熔丝存储单元状态检测电路的结构示意图。
[0021]图3是应用于图2所示电路的控制器CON的检测方法的流程图。
[0022]图4是图2所示电路的等效电路示意图。
[0023]图5是本公开实施例确定第二时间点的方式的示意图。
[0024]图6是第一电压变化线和第二电压变化线的示意图。
[0025]图7是本公开另一个实施例中反熔丝存储单元状态检测电路的结构示意图。
[0026]图8是本公开再一个实施例中反熔丝存储单元状态检测电路的结构示意图。
[0027]图9是本公开再一个实施例中反熔丝存储单元状态检测电路的结构示意图。
[0028]图10是图9所示电路对应的检测方法的流程图。
[0029]图11是本公开一个实施例中反熔丝存储单元的结构示意图。
[0030]图12是本公开一个实施例中比较器的示意图。
具体实施方式
[0031]现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种反熔丝存储单元状态检测电路，其特征在于，包括：放大器，第一输入端连接第一参考电压，第二输入端连接第一节点，输出端连接第二节点；反熔丝存储单元阵列，包括多个反熔丝存储单元子阵列，所述多个反熔丝存储单元子阵列的位线均连接所述第一节点，所述多个反熔丝存储单元子阵列的字线均连接控制器，所述反熔丝存储单元子阵列包括多个反熔丝存储单元；第一开关元件，第一端连接电源，第二端连接所述第一节点，控制端连接所述第二节点；第二开关元件，第一端连接所述电源，第二端连接第三节点，控制端连接所述第二节点；第三开关元件，第一端连接所述第三节点，第二端接地，控制端连接所述控制器；比较器，第一输入端连接所述第三节点，第二输入端连接第二参考电压。2.如权利要求1所述的反熔丝存储单元状态检测电路，其特征在于，所述控制器设置为：在第一时间点输出第一控制信号检测所述反熔丝存储单元的存储状态，输出第二控制信号控制所述第三开关元件关断；在第二时间点获取所述比较器的输出信号以确定所述反熔丝存储单元的存储状态；其中，所述第二时间点在所述第一时间点之后。3.如权利要求2所述的反熔丝存储单元状态检测电路，其特征在于，所述第二时间点根据以下方式确定：获取所述反熔丝存储单元的击穿后的最大电阻和未被击穿时的最小电阻；根据所述最小电阻和所述最大电阻确定所述第一节点的第一电压变化线和第二电压变化线；将所述第一电压变化线与所述第二电压变化线的差值达到预设阈值的时间点设置为所述第二时间点。4.如权利要求3所述的反熔丝存储单元状态检测电路，其特征在于，所述第二参考电压...

【专利技术属性】
技术研发人员：季汝敏，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：