反熔丝存储单元状态检测电路及存储器制造技术

本公开提供一种反熔丝存储单元状态检测电路及应用该电路的存储器，包括：第一开关元件，第一端连接于电源，第二端连接于第一节点，控制端连接于控制器；反熔丝存储单元阵列，包括多个反熔丝存储单元子阵列，所述多个反熔丝存储单元子阵列的位线均连接于所述第一节点，所述多个反熔丝存储单元子阵列的字线均连接于所述控制器；比较器，第一输入端连接于所述第一节点，第二输入端连接参考电压；其中，所述反熔丝存储单元子阵列包括多个反熔丝存储单元，所述控制器通过控制所述第一开关元件的打开和关断以逐一检测所述多个反熔丝存储单元的状态。本公开实施例可以提高反熔丝存储单元存储状态检测的准确度。存储状态检测的准确度。存储状态检测的准确度。

【技术实现步骤摘要】
反熔丝存储单元状态检测电路及存储器


[0001]本公开涉及集成电路
，具体而言，涉及一种反熔丝存储单元状态检测电路及应用该电路的存储器。

技术介绍

[0002]现有技术往往通过简单的逻辑门电路对反熔丝存储单元的存储状态进行检测。参见图1，以字线连接FsBlin3信号的反熔丝存储单元11为例：如果在编程的时候对该反熔丝存储单元进行烧录，该反熔丝存储单元由未存储状态转变为存储状态，通路电阻降低到较小值(几十千欧姆到几百千欧姆)，则当该反熔丝存储单元被选中时，通路电流流经存储状态下的等效电阻，在节点Node1上产生较低的电压，使逻辑门12输出信号D_out为高电平；反之，如果在编程的时候没有对该反熔丝存储单元进行烧录，该反熔丝存储单元在通路中的等效电阻会比较大(几兆欧姆到几百兆欧姆)，那么固定电路在该通路上产生的压降将超过逻辑门12的翻转点，使得逻辑门12的输出信号D_out为低电平。
[0003]在实际生产中，反熔丝存储单元在未存储状态下的电阻通常会在一个较宽的范围内波动，工艺、电压、温度等因素发生变化也会使得逻辑门电路的翻转点在较宽的范围内变化，这些因素都可能会导致对反熔丝存储单元的存储状态检测发生错误，例如将烧录过的反熔丝存储单元误判为未烧录反熔丝存储单元，或者将未烧录反熔丝存储单元误判为已烧录反熔丝存储单元，造成良率下降。
[0004]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路
r/>[0005]本公开的目的在于提供一种反熔丝存储单元状态检测电路及应用该电路的存储器，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的反熔丝存储单元的存储状态检测结果不准确的问题。
[0006]根据本公开的一个方面，提供一种反熔丝存储单元状态检测电路，包括：第一开关元件，第一端连接于电源，第二端连接于第一节点，控制端连接于控制器；反熔丝存储单元阵列，包括多个反熔丝存储单元子阵列，所述多个反熔丝存储单元子阵列的位线均连接于所述第一节点，所述多个反熔丝存储单元子阵列的字线均连接于所述控制器；比较器，第一输入端连接于所述第一节点，第二输入端连接参考电压；其中，所述反熔丝存储单元子阵列包括多个反熔丝存储单元，所述控制器通过控制所述第一开关元件的打开和关断以逐一检测所述多个反熔丝存储单元的状态。
[0007]在本公开的一种示例性实施例中，所述控制器设置为：在第一时间点输出第一控制信号以打开所述第一开关元件；在第二时间点输出第二控制信号以关断所述第一开关元件，并输出第三控制信号以打开所述多个反熔丝存储单元的一个；在第三时间点获取所述比较器的输出信号；其中，所述第三时间点在所述第二时间点之后，所述第二时间点在所述
第一时间点之后。
[0008]在本公开的一种示例性实施例中，所述第三时间点根据以下方式确定：获取所述反熔丝存储单元被击穿后的最大电阻和未被击穿的最小电阻；根据所述电源、所述最大电阻和所述最小电阻确定所述第一节点的第一电压变化曲线和第二电压变化曲线；将所述第一电压变化曲线与所述第二电压变化曲线的差值最大的时间点作为所述第三时间点。
[0009]在本公开的一种示例性实施例中，所述参考电压根据以下方式确定：确定所述第一电压变化曲线在所述第三时间点的第一电压值和第二电压变化曲线在所述第三时间点的第二电压值；将所述第一电压值和所述第二电压值的平均值设置为所述参考电压。
[0010]在本公开的一种示例性实施例中，还包括：检测电容，所述检测电容的第一端连接于所述第一节点，第二端接地。
[0011]在本公开的一种示例性实施例中，还包括：触发器，所述触发器的输入端连接于所述比较器的输出端，所述触发器的第一输出端和第二输出端均连接于所述控制器。
[0012]在本公开的一种示例性实施例中，所述反熔丝存储单元包括：第二开关元件，所述第二开关元件的第一端连接所述反熔丝存储单元的位线；反熔丝元件，所述反熔丝元件的第一端连接于所述第二开关元件的第二端；所述第二开关元件的控制端和所述反熔丝元件的控制端均连接于所述控制器。
[0013]在本公开的一种示例性实施例中，所述比较器在所述第一开关元件打开时处于未使能状态。
[0014]在本公开的一种示例性实施例中，所述比较器采用自偏置电路。
[0015]根据本公开的一个方面，提供一种存储器，包括如上述任一项所述的反熔丝存储单元状态检测电路。
[0016]本公开实施例通过检测第一开关元件和反熔丝存储单元阵列连接点的电压，与参考电压比较得出反熔丝存储单元阵列中当前待测反熔丝存储单元的电阻值，可以使得用于检测反熔丝存储单元的存储状态的电压翻转点得到精确控制，避免相关技术中由于反熔丝存储单元的电阻偏移和逻辑门的翻转电压偏移导致的反熔丝存储单元的存储状态误判。
[0017]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
[0018]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1是现有技术中反熔丝存储单元状态检测电路的示意图。
[0020]图2是本公开示例性实施例中反熔丝存储单元状态检测电路的结构示意图。
[0021]图3是应用于图2所示电路的控制器CON的检测方法的流程图。
[0022]图4是图2所示电路的等效电路示意图。
[0023]图5是本公开实施例确定第三时间点的方式的示意图。
[0024]图6是第一电压变化曲线和第二电压变化曲线的示意图。
[0025]图7是本公开另一个实施例中反熔丝存储单元状态检测电路的结构示意图。
[0026]图8是本公开再一个实施例中反熔丝存储单元状态检测电路的结构示意图。
[0027]图9本公开实施例中反熔丝存储单元的示意图。
[0028]图10是本公开再一个实施例中反熔丝存储单元状态检测电路的结构示意图。
[0029]图11是图10所示电路对应的检测方法的流程图。
[0030]图12是本公开一个实施例中比较器的示意图。
具体实施方式
[0031]现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种反熔丝存储单元状态检测电路，其特征在于，包括：第一开关元件，第一端连接于电源，第二端连接于第一节点，控制端连接于控制器；反熔丝存储单元阵列，包括多个反熔丝存储单元子阵列，所述多个反熔丝存储单元子阵列的位线均连接于所述第一节点，所述多个反熔丝存储单元子阵列的字线均连接于所述控制器；比较器，第一输入端连接于所述第一节点，第二输入端连接参考电压；其中，所述反熔丝存储单元子阵列包括多个反熔丝存储单元，所述控制器通过控制所述第一开关元件的打开和关断以逐一检测所述多个反熔丝存储单元的状态。2.如权利要求1所述的反熔丝存储单元状态检测电路，其特征在于，所述控制器设置为：在第一时间点输出第一控制信号以打开所述第一开关元件；在第二时间点输出第二控制信号以关断所述第一开关元件，并输出第三控制信号以打开所述多个反熔丝存储单元的一个；在第三时间点获取所述比较器的输出信号；其中，所述第三时间点在所述第二时间点之后，所述第二时间点在所述第一时间点之后。3.如权利要求2所述的反熔丝存储单元状态检测电路，其特征在于，所述第三时间点根据以下方式确定：获取所述反熔丝存储单元被击穿后的最大电阻和未被击穿的最小电阻；根据所述电源、所述最大电阻和所述最小电阻确定所述第一节点的第一电压变化曲线和第二电压变化曲线；将所述第一电压变化曲线与所述第二电压变化曲线的差值最大的时间点作为所述第三时...

【专利技术属性】
技术研发人员：季汝敏，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：