集成无源器件制造技术

说明书描述了一种形成在多晶硅衬底上的集成无源器件（ＩＰＤ）。公开了一种制造ＩＰＤ的方法，其中从单晶处理晶片开始、在起始晶片一侧或者两侧沉积多晶硅的厚的衬底层、在多晶硅衬底层的其中一层上形成ＩＰＤ以及除去处理晶片来生产多晶硅衬底。在优选实施例中，单晶硅处理晶片为从单晶硅晶片生产线中废弃的硅晶片。

【技术实现步骤摘要】

本专利技术涉及集成无源器件(IPD)且尤其涉及用于集成无源器件电路的改进的平台。
技术介绍
(包含在这部分的技术资料的部分可以不是现有技术)技术上射频(RF)电路的情形(state)使用了大量的无源器件。许多这样的电路用于手提无线产品中。因此，在RF器件技术中无源器件和无源器件电路的最小化是重要的目标。按有源硅器件的尺寸的无源器件的集成和最小化还没有出现至少有两个原因。一个原因是至今的典型无源器件使用不同材料技术。但是，更限本地，许多无源器件的尺寸是器件频率的函数，因此无源器件的尺寸自然地相对很大。然而，仍存在要生产出更紧凑和占空间小的IPD的持续压力。已经取得了重大的进步。在许多情况中这些涉及表面安装技术(SMT)。利用表面安装技术可以常规地生产包含大量无源组件的小衬底。在生产集成无源器件网络中更新的进步包含薄膜技术，其中在合适的衬底上将电阻电容和电感器设置成集成薄膜器件。例如参见美国专利No.6388290。这个进步有设成为无源器件技术中下一代集成技术。然而，正如衬底材料和性质(纯单晶硅)已经成为有源器件技术中成功的关键，随着IPD集成发展，显然其同样如此。因为无源薄膜器件直接地形成在衬底上，在衬底和无源器件之间的电交互作用是主要的考虑。并且，尽管用于生产无源组件的合适的薄膜技术是可用的，但是用于这种技术的理想的衬底仍未找到。
技术实现思路
我们已经发现一种新的IPD衬底材料，其具有与高集成薄膜结构能兼容的特性。该新的衬底材料是多晶硅。多晶硅层已经广泛应用在集成电路技术中很多年了，并且从特性和薄膜沉积技术看，多晶硅技术是公知的且发展很好。然而，直到现在为止都一直严重忽视了才作为衬底材料的多晶硅。众所周知多晶硅能作成具有相对高的电阻率，并且多种组件和器件能设置在作为绝缘层的多晶硅层上。然而，我们的方法合并了在集成电路制造技术中几种公知的元件来生产实用的、节省成本的、高电阻率的作为用于高度地集成IPD电路的基本组成部件的多晶硅衬底。在这种方法中多晶硅衬底是自支持的(self-supporting)且能被加工、处理和包装。在优选实施例中，利用单晶硅晶片作为原材料生产多晶硅衬底。通过在硅晶片上沉积厚衬底层，在晶片层面上形成多个IPD并除去硅晶片来制造多晶硅衬底。现有技术，举例来说门电路二极管开关(GDXs)已经使用多晶硅作为“手柄”使单晶硅层或者槽(tubs)容易处理和操作。然而，认为以这种方式使用单晶硅是新颖的。由于传统的想法会拒绝使用昂贵的材料—单晶硅作为在处理中损失的元件，因此其也是非显而易见的。然而，我们已经克服了通过利用作为生产废品的大的硅晶片的想法，因而它们作为有源器件衬底是没有价值的。然而，它们仍足够用来生产的多晶硅衬底。附图说明图1示出单晶硅的起始晶片。图2示出具有沉积了多晶硅的起始晶片。图3是示出用于制造薄膜IPD的超过500个IPD位置的本专利技术的多晶硅晶片的视图。图4是示出安装在传统衬底上的传统SMT组件的典型IPD的剖面示意图。图5是用于在图3衬底的其中一个位置上进行IPD制造的薄膜方法的示意性的视图。图6是在单晶硅操作除去之后制造的IPD的视图。图7是示出IPD的例子的示意性电路图。图8示出具有安装在IPD上有源IC芯片的IPD。具体实施例方式图1是起始晶片11的视图。这是从晶块上切割下来的单晶硅晶片，它是全世界IC器件制造中大量使用的晶片类型。可以生产许多尺寸的硅晶片，但是典型地，晶片的直径越大，可能的器件成本就越低。当前，在直径上直到12英寸的硅晶片都可得到。以技术上12英寸晶片的状态，其尺寸将被用作在下面的描述中的例子，可以理解的是更小的晶片，例如6英寸或者8英寸也是可用的。在晶片生产工厂(facility)中，在切割和抛光晶片之后，对每一个晶片都进行质量控制，其中对晶片进行符合物理尺寸和电学特性的严格标准的测量。典型地，具有碎片和滑痕的晶片将被丢弃。具有导电率超过正常的或者不一致的晶片都要被丢弃。在很多情况下，丢弃的晶片是废弃的，并且有时被称为“垃圾晶片”。在该说明书中，和随后的权利要求中，“废弃”晶片(“refuse”wafer)包括从晶块上切割下来的、通过一次或者多次物理和电学测试测量的和由于测试失败丢弃的晶片。废弃晶片具有相对低的市场价值。一些可以被再利用。一些可以被修复。举例来说，由于在加工过程中出现缺陷，一些晶片被丢弃。这些晶片具有被抛光来除去有缺陷结构并且用于加工的可能。这样的晶片也被定义为废弃晶片。可以期望废弃晶片具有小于可接受晶片的价值50％的价值，且更典型地少于10％的价值。根据专利技术的一个方面，单晶硅晶片用作处理晶片来生产多晶硅晶片。可以理解的是尽管废弃晶片可能是出于经济原因选择的晶片时，但仍可以使用任何合适的单晶硅晶片。在这个工艺中，单晶硅晶片是损失的。作为处理晶片，单晶硅晶片具有重要的特性。尽管其物理上很薄(举例来说，200-500微米)，它在物理上相对很坚固，且能被处理和操作。在整个大范围内它很平。它具有高度抛光的均匀光滑表面。并且它与硅晶片制造处理和工具相适合。利用硅晶片作为衬底晶片，如图2所示厚的多晶硅层12和13沉积晶片11的两侧。可以选择地，多晶硅可以仅沉积在一侧上。然而，对于指定用作IPD衬底的多晶硅层需要相对的厚，举例来说，至少50微米，优选100-300微米。我们已经发现当沉积在单晶硅衬底上时，具有这种厚度的层，包含高应力以及容易物理地变形。由于平面性是用于本专利技术的IPD工艺最理想的，优选要避免衬底严重的变形。我们已经发现通过在单晶片的两侧沉积多晶硅平衡了应力。因此，如图2所示，优选(但不是必须地)形成相同厚度的层。由此得到的晶片相对厚并且非常坚固。为了进一步减少在合成的晶片上的应力，可以对合成的晶片进行退火。然而，在退火中应该小心操作，因为退火使得晶粒增大，并且需要精细的晶粒结构，从下面的讨论中原因将变得很明显。最终期望的衬底产品是多晶硅衬底，没有单晶片，这将在下面描述。然而，尽管如图2所示的合成晶片不是最终的产品(例如，单晶片在量终的产品中不出现)，其仍是便于在合成晶片上完成至少一些加工。然后已加工的晶片在随后的步骤中可以变薄来除去其中一个多晶硅层以及单晶层，留下多晶硅层作为最终的IPD衬底。固有的多晶硅衬底的重要特性是高电阻率。多晶硅以晶粒结构为特征，其中层或者主体由多个硅晶粒构成，通过晶粒的边界分离。晶粒边界电学上表现为复合中心，极大地减少了在主体中自由载流子的寿命。根据电的行为，这种特性将多晶硅从单晶硅中分离。尽管单晶硅为半导体，在多晶硅中的大量晶粒边界使其在未惨杂和本征状态下成为绝缘体。多晶硅的电阻率是晶粒边界数，或者晶粒结构的粒度部分函数。这样精细晶粒多晶硅可以具有高的电阻率。可以容易地生产大于10KOhm-cm的电阻率的多晶硅在本专利技术的内容中，期望是大于0.1KOhm-cm的电阻率值，优选是大于1kOhm-cm。用于生产多晶硅层的方法优选是CVD(LPCVD)。该方法以及用于实现该方法的CVD设备广泛地应用于工业上。简单地，普遍地用于CVD多晶硅的方法涉及在合适(modest)温度下例如，550-650℃，硅烷的高温分解。多晶硅几乎用于每一个MOS晶体管制造中，并且由此它是公知的最普通的工业材料。明显地，多晶硅本文档来自技高网...

【技术保护点】
一种用于制造集成无源器件即ＩＰＤ的方法，包括步骤：ａ．提供多晶硅晶片衬底，该多晶硅晶片衬底具有多个ＩＰＤ位置，以及ｂ．在ＩＰＤ位置上形成至少一个薄膜无源器件。

【技术特征摘要】
US 2004-4-29 10/835,3381.一种用于制造集成无源器件即IPD的方法，包括步骤a.提供多晶硅晶片衬底，该多晶硅晶片衬底具有多个IPD位置，以及b.在IPD位置上形成至少一个薄膜无源器件。2.如权利要求1所述的方法，其中该多晶硅晶片衬底具有大于0.1KOhm-cm的电阻率。3.如权利要求1所述的方法，其中该多晶硅晶片衬底包括在单晶硅晶片上的多晶硅衬底层。4.如权利要求1所述的方法，其中该多晶硅晶片衬底包括在该两层多晶硅层之间具有单晶片的两层多晶硅层。5.如权利要求3所述的方法，其中多晶硅衬底层具有大于75微米的厚度。6.如权利要求3所述的方法，其中该多晶硅衬底层沉积在单晶硅晶片上。7.如权利要求6所述的方法，其中利用CVD将该多晶硅衬底层沉积在单晶硅晶片上。8.如权利要求3所述的方法，其中该单晶硅晶片是废弃的晶片。9.如权利要求8所述的方法，其中该单晶硅晶片具有至少8英寸的直径。10.如权利要求1所述的方法，还包括在IPD的上部安装有源IC芯片。11.如权利要求1所述的方法，其中该...

【专利技术属性】
技术研发人员：伊恩迪格尼，毛瑞恩Y劳，金莲泰，
申请(专利权)人：赛骑有限公司，
类型：发明
国别省市：US[美国]