电子电路制造技术

本公开涉及一种电子电路。一种组合电路块具有配置为接收输入数字信号的输入引脚和配置为根据所接收的输入数字信号提供输出数字信号的输出引脚。测试输入引脚接收测试输入信号。测试输出引脚根据所接收的测试输入信号提供测试输出信号。一组扫描寄存器选择性地耦合到组合电路块或彼此耦合，以便形成串行耦合在测试输入引脚和测试输出引脚之间的扫描寄存器的扫描链。该组扫描寄存器中的扫描寄存器由时钟信号进行时钟控制。至少一个输入寄存器耦合在测试输入引脚与扫描链的第一扫描寄存器之间。至少一个输入寄存器由时钟信号的反相副本进行时钟控制。本进行时钟控制。本进行时钟控制。

【技术实现步骤摘要】
电子电路


[0001]本技术涉及数字电子电路的测试，特别是涉及一种电子电路。
[0002]一个或多个实施例可以应用于适于通过自动测试模式生成(ATPG)方法进行测试的数字电子电路。

技术介绍

[0003]数字电路可以用于在例如混合信号设备中实现逻辑功能。
[0004]这种数字电路通常可以通过自动测试模式生成(ATPG)方法、转换故障(TF)测试和电源静态电流(IDDQ)测试来进行测试。
[0005]这些测试的目标故障覆盖率可以取决于应用而确定(例如，对于汽车级产品，可能期望高故障覆盖率)。
[0006]在ATPG测试方法的情况下，达到期望的故障覆盖率可以包括在被测电路的一个或多个测试输入引脚处注入一个或多个相当长的扫描序列。(一个或多个)扫描序列的长度可以取决于被测电路中的寄存器(例如，触发器)的数量。例如，扫描测试可以依赖于包括要在被测设备(DUT)的一个或多个测试输入引脚处顺序注入的1000万个值(比特)的扫描序列。
[0007]传统上，扫描路径中的扫描寄存器的ATPG移位时钟频率可以被设置为低于20MHz的值，例如大约10MHz。因此，执行包括在10MHz具有1000万个值的输入序列的扫描测试可能花费大约一秒来完成。
[0008]另外，TF测试也可能花费大约一秒来执行，并且IDDQ测试可能花费大约100毫秒来执行。结果是，电子设备(例如，用于汽车使用的混合信号设备)中的单个数字电路的测试时间可能长于两秒。
[0009]在本领域中需要减少数字电路的测试时间。

技术实现思路

[0010]根据本技术，可以克服上述技术问题，有助于实现以下优点：提高了电子电路的测试速度。
[0011]在实施例中，通过增加数字电路的ATPG移位时钟频率(“扫描频率”)来促进测试时间的减少。例如，一个或多个实施例的目的在于以40MHz或更高的频率执行ATPG测试(例如，扫描测试)。
[0012]根据一个或多个实施例，提供了一种电子电路(例如，数字电路)。
[0013]根据一个或多个实施例，提供了一种电子电路。如本领域中的常规情况，电子电路可以包括组合电路块，该组合电路块具有：一组输入引脚，被配置为接收输入数字信号；和一组输出引脚，被配置为根据所接收的输入数字信号提供输出数字信号。该电路也可以包括：测试输入引脚，被配置为接收测试输入信号；和测试输出引脚，被配置为根据所接收的测试输入信号提供测试输出信号。另外，该电路可以包括一组扫描寄存器，这些扫描寄存器选择性地被耦合到组合电路块或被彼此耦合，以便形成串行耦合在测试输入引脚和测试输
出引脚之间的扫描寄存器的扫描链，其中所述一组扫描寄存器中的所述扫描寄存器被时钟信号进行时钟控制，所述一组扫描寄存器中的扫描寄存器对时钟信号敏感。
[0014]与现有技术相比，有利的是，该电路可以包括耦合在测试输入引脚和扫描链的第一扫描寄存器之间的至少一个输入寄存器，其中所述至少一个输入寄存器被所述时钟信号的反相副本进行时钟控制，该至少一个输入寄存器对在扫描寄存器处接收的时钟信号的反相副本敏感。因此，这一组扫描寄存器中的扫描寄存器可以在提供给其的时钟信号的上升沿或下降沿中的一个上有效，而至少一个输入寄存器可以在时钟信号的上升沿或下降沿中的另一个上有效。
[0015]根据某些实施例，所述一组扫描寄存器中的所述扫描寄存器在所述时钟信号的上升沿或下降沿中的一个上是有效的；并且所述至少一个输入寄存器在所述时钟信号的上升沿或下降沿中的另一个上是有效的。
[0016]根据某些实施例，所述至少一个输入寄存器包括串行耦合在所述测试输入引脚和所述扫描链的所述第一扫描寄存器之间的第一输入寄存器和第二输入寄存器，其中：所述第一输入寄存器被配置为从所述测试输入引脚接收测试输入数据并且将所述测试输入数据向所述第二输入寄存器传播；并且所述第二输入寄存器被配置为从所述第一输入寄存器接收所述测试输入数据并且将所述测试输入数据向所述扫描链的所述第一扫描寄存器传播。
[0017]根据某些实施例，电子电路还包括至少一个输出寄存器，所述输出寄存器被耦合在所述扫描链的最后一个所述扫描寄存器与所述测试输出引脚之间，其中所述至少一个输出寄存器被所述时钟信号进行时钟控制。
[0018]根据某些实施例，至少一个输出寄存器包括串行耦合在所述扫描链的最后一个所述扫描寄存器与所述测试输出引脚之间的第一输出寄存器和第二输出寄存器，其中：所述第一输出寄存器被配置为从所述扫描链的最后一个所述扫描寄存器接收测试输出数据并且将所述测试输出数据向所述第二输出寄存器传播；并且所述第二输出寄存器被配置为从所述第一输出寄存器接收所述测试输出数据并且将所述测试输出数据向所述测试输出引脚传播。
[0019]根据某些实施例，电子电路还包括：多个测试输入引脚，被配置为接收相应的测试输入信号；和多个测试输出引脚，被配置为根据所接收的所述测试输入信号来提供相应的测试输出信号，其中所述一组扫描寄存器中的所述扫描寄存器选择性地被彼此耦合，以便形成串行耦合在相应的测试输入引脚和测试输出引脚之间的扫描寄存器的多个扫描链。
[0020]根据某些实施例，一组扫描寄存器中的所述扫描寄存器在所述时钟信号的上升沿上有效，并且所述至少一个输入寄存器在所述时钟信号的下降沿上有效。
[0021]根据一个方面，提供了一种电子电路，电子电路包括：组合电路块，具有：一组输入引脚，被配置为接收输入数字信号；和一组输出引脚，被配置为根据所接收的所述输入数字信号提供输出数字信号；测试输入引脚，被配置为接收测试输入信号；测试输出引脚，被配置为根据所述测试输入信号提供测试输出信号；一组扫描寄存器，其中所述一组扫描寄存器中的扫描寄存器选择性地被耦合到所述组合电路块或被彼此耦合，以便形成串行耦合在所述测试输入引脚和所述测试输出引脚之间的扫描寄存器的扫描链；至少一个输入寄存器，被耦合在所述测试输入引脚与所述扫描链的第一扫描寄存器之间；其中所述一组扫描
寄存器中的所述扫描寄存器在所述时钟信号的上升沿或下降沿中的一个上是有效的；并且其中所述至少一个输入寄存器在所述时钟信号的上升沿或下降沿中的另一个上是有效的。
[0022]根据某些实施例，至少一个输入寄存器包括串行耦合在所述测试输入引脚和所述扫描链的所述第一扫描寄存器之间的第一输入寄存器和第二输入寄存器，其中：所述第一输入寄存器被配置为从所述测试输入引脚接收测试输入数据并且将所述测试输入数据向所述第二输入寄存器传播；并且所述第二输入寄存器被配置为从所述第一输入寄存器接收所述测试输入数据并且将所述测试输入数据向所述扫描链的所述第一扫描寄存器传播。
[0023]根据某些实施例，电子电路还包括至少一个输出寄存器，所述输出寄存器被耦合在所述扫描链的最后一个所述扫描寄存器与所述测试输出引脚之间，其中所述至少一个输出寄存器在所述时钟信号的所述上升沿或下降沿中的所述一个上是有效的。
[0024]根据某些实施例，至少一个输出寄存器包括串行耦合本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子电路，其特征在于，所述电子电路包括：组合电路块，具有：一组输入引脚，被配置为接收输入数字信号；和一组输出引脚，被配置为根据所接收的所述输入数字信号提供输出数字信号；测试输入引脚，被配置为接收测试输入信号；测试输出引脚，被配置为根据所述测试输入信号提供测试输出信号；一组扫描寄存器，其中所述一组扫描寄存器中的扫描寄存器选择性地被耦合到所述组合电路块或被彼此耦合，以便形成串行耦合在所述测试输入引脚和所述测试输出引脚之间的扫描寄存器的扫描链，其中所述一组扫描寄存器中的所述扫描寄存器被时钟信号进行时钟控制；以及至少一个输入寄存器，被耦合在所述测试输入引脚与所述扫描链的第一扫描寄存器之间，其中所述至少一个输入寄存器被所述时钟信号的反相副本进行时钟控制。2.根据权利要求1所述的电子电路，其特征在于：所述一组扫描寄存器中的所述扫描寄存器在所述时钟信号的上升沿或下降沿中的一个上是有效的；并且所述至少一个输入寄存器在所述时钟信号的上升沿或下降沿中的另一个上是有效的。3.根据权利要求1所述的电子电路，其特征在于，所述至少一个输入寄存器包括串行耦合在所述测试输入引脚和所述扫描链的所述第一扫描寄存器之间的第一输入寄存器和第二输入寄存器，其中：所述第一输入寄存器被配置为从所述测试输入引脚接收测试输入数据，并且将所述测试输入数据向所述第二输入寄存器传播；并且所述第二输入寄存器被配置为从所述第一输入寄存器接收所述测试输入数据，并且将所述测试输入数据向所述扫描链的所述第一扫描寄存器传播。4.根据权利要求1所述的电子电路，其特征在于，所述电子电路还包括至少一个输出寄存器，所述输出寄存器被耦合在所述扫描链的最后一个所述扫描寄存器与所述测试输出引脚之间，其中所述至少一个输出寄存器被所述时钟信号进行时钟控制。5.根据权利要求4所述的电子电路，其特征在于，所述至少一个输出寄存器包括串行耦合在所述扫描链的最后一个所述扫描寄存器与所述测试输出引脚之间的第一输出寄存器和第二输出寄存器，其中：所述第一输出寄存器被配置为从所述扫描链的最后一个所述扫描寄存器接收测试输出数据，并且将所述测试输出数据向所述第二输出寄存器传播；并且所述第二输出寄存器被配置为从所述第一输出寄存器接收所述测试输出数据，并且将所述测试输出数据向所述测试输出引脚传播。6.根据权利要求1所述的电子电路，其特征在于，所述电子电路还包括：多个测试输入引脚，被配置为接收相应的测试输入信号；和多个测试输出引脚，被配置为根据所接收的所述测试输入信号来提供相应的测试输出信号...

【专利技术属性】
技术研发人员：I，
申请(专利权)人：意法半导体股份有限公司，
类型：新型
国别省市：