带有电设备的硅基光设备的CMOS兼容集成制造技术

使用传统的ＣＭＯＳ制造技术，在共同ＳＯＩ结构上集成无源光设备和带有标准ＣＭＯＳ电设备的有源光电设备。电设备和光设备共有ＳＯＩ层表面（相对薄的单晶硅层），并在ＳＯＩ层上形成多种所需的半导体层。某些情况下，可以使用一组工艺步骤在电设备和光设备上同时形成区。有利地是，使用相同的金属化工艺为电设备和有源光电设备提供电连接。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于硅基光设备的传统CMOS兼容制造技术，更特别的是，涉及可以在绝缘层上覆硅(SOI)结构上集成带有硅基无源光设备和有源光电设备的传统CMOS电设备的CMOS兼容制造技术的使用。
技术介绍
集成电路可以在绝缘层上覆硅(SOI)的基质上进行加工以达到(与大块的硅基质相比)更高的设备速度和/或更低的功耗。SOI结构包括硅基质、被包埋的绝缘层(例如二氧化硅)以及相对薄的(例如亚微米)单晶硅表面层，其中这种表面层通常被称作“SOI”层。在光学领域，SOI可以被用作红外波长(1.1μm～5.0μm)的波导层，其中硅几乎是透明的。通过在波导层形成可反射的、狭薄的以及传导的界面，可以实现无源光设备(例如镜子、脊形波导、透镜以及光栅等)。另外，使用在集成电路中实现电子功能的相同自由载体(电子和空穴)，可以灵活操控硅中的光。硅中自由载体的注入或者迁移可以影响波导的实数和虚数折射率(real andimaginary index)，并引起通过波导传输的光的周相移动吸收。如果正确地设计并与硅波导中光限制(confinement)相结合的话，电设备会调节波导的光性能，进而影响光学模式。结果，SOI技术为电子的、无源光的以及有源光电的设备的单片集成电路提供了强大的平台。为了充分利用一直研究的在SOI平台上制作电设备的基础知识和专门技术，必须使用与制造电设备相同薄的SOI层来制造无源光和有源光电设备。因此，有效地将光耦合入相对薄的SOI层、低损失的引导光并实现对光在高速下灵活操纵(例如，调节和检测)的这种能力，需要在不显著地影响传统电路性能的情况下完成。为了能够利用开发的硅集成电路工业的投资、基础以及规律，光设备和光电设备的设备结构和制造方法必须要适应集成电路工业的发展。SOI基电设备以及许多设备体系结构(例如局部耗散的CMOS、完全耗散的CMOS以及BiCMOS等)是本领域中已知的并且目前正使用在大量生产先进集成电路中以实现高性能。图1表示了现有技术的SOI基CMOS设备10的示例。正如已知的，CMOS设备包含PMOS(P-通道)晶体管12和NMOS(N-通道)晶体管14。SOI结构包含硅基质16、包埋的绝缘层18和相对薄的SOI层20。在PMOS晶体管12和NMOS晶体管14之间的电隔离是通过去除非晶体管区域的SOI层20部分，并用电介质绝缘材料填充这些区域来实现的，如图1中的绝缘区22所示。在常规现有技术CMOS工艺中，晶体管通常使用下面示范的步骤来形成·使用适当的掺杂类型和分布对SOI层20的活性区进行掺杂，以形成每个设备的主体区和通道区，例如PMOS晶体管12的n-型主体区24和p-通道区26，以及NMOS晶体管14的p-型主体区28和n-通道区30。·形成薄栅绝缘层以覆盖通道区26和30，其中如果使用氧的话，通过使用热处理来生长该绝缘层，形成PMOS晶体管栅极绝缘体34和NMOS晶体管栅极绝缘体36的绝缘层。·通过沉积，掺杂以及对硅层进行图形化(通常以聚硅的形式)，形成PMOS晶体管栅极区38和NMOS晶体管栅极区40。·在PMOS晶体管栅极区38的任一侧形成侧壁间隔(sidewall spacers)42和44，以及在NMOS晶体管栅极区40的任一侧形成侧壁间隔46和48。·使用照相平版法/离子渗入法，形成自排列源以及漏极部分(利用侧壁间隔)，为PMOS晶体管12形成p+漏极和源区50和52，以及为NMOS晶体管14形成漏极和源区54和56。·在电接触区形成硅化物，例如PMOS晶体管12的硅化物接触区58、60和62，以及NMOS晶体管14的硅化物接触区64、66和68。·形成最终的接触以及多层金属化结构(如图4所示，将在下面讨论)。需要注意的是，上面的工艺描述只是作为示例来表示通常所使用的NMOS和PMOS晶体管设备的结构(CMOS技术中使用的基本元件)以及制造CMOS设备的通常工艺步骤。取决于所使用技术(CMOS和BiCMOS等)以及制作工具，可以使用不同的工艺步骤来制造大量不同的晶体管结构。在MOS晶体管中，通过对晶体管的源、漏极以及栅极区的硅化物接触施加适当的电压以形成通道区(例如图1中的通道区26和30)。通过调节栅电压来调节通道区的电导，从而调节源和漏极之间的电流。为了将与栅极区相关的阻抗最小化，使用适当的杂质对聚硅材料进行深度掺杂以得到“金属类似”的电性能。现有技术描述了使用相对厚的SOI层(例如几微米厚)来制作光电设备。厚SOI层的使用将光波导和光电设备限制为多模，很难最佳利用自由载体基电光效以进行光的操控。而且，由于在厚SOI层所形成的块状硅区，不能够实现传统SOI CMOS电子学的高速和低功率。另外，需要低分辨率、非传统的工艺例如深度反应离子蚀刻(RIE)来确定光设备，而且所得到的拓扑(topology)也限制了传统平板化和多水平金属化工艺的应用，进一步限制实现在相同基质上结合光电设备的高品质电学性能。专利技术的简要说明本专利技术着眼于现有技术的需要，其涉及CMOS兼容制造技术的应用，该技术用于实现在共用SOI晶片上集成带有硅基无源光设备和有源光电设备的传统CMOS电设备。根据本专利技术，在开始任何设备制造前，首先进行晶片级别测试以确定SOI晶片的质量，从而极大降低影响光性能和制造设备产量的光缺陷的可能性。一旦晶片被认为是“有资格的”(从光和电缺陷两个角度判定)，使用传统的CMOS工艺步骤形成了与电、无源光和有源光电的元件相连的各种层。在本专利技术的一个实施方式中，电设备的各种区与光学元件同时形成。在本专利技术的另一实施方式中，使用共用的绝缘体和共用的硅层来形成电的、无源光的和有源光电的设备。对共用硅层的不同区进行不同的掺杂以得到用于电设备的“金属类似”栅极区、用于有源光电设备的“半导体类似”硅区以及用于无源光设备的“绝缘体类似”硅区。在本专利技术的另一个实施方式中，首先在SOI基质上形成与无源光元件和有源光电元件相连的薄绝缘层和光学硅层。接下来，在相同SOI基质的其他区形成与电学元件相连的绝缘层和硅层。本专利技术的一个重要方面是使用一组共用的绝缘隔离层、接触物并通过为连接光学和电学元件不同区而形成开口和金属化层。在工艺的最后步骤中形成用来将光输入信号输入SOI层的开口。通过引用附图，本专利技术的各种其他装置和性能将在下面的讨论中清楚地描述。附图说明关于附图，其中相同的数字代表几个视图中相同的部分。图1描述现有技术CMOS设备的一个示例，包含PMOS和NMOS晶体管；图2是一种用来检测光信号传播过程中在相对薄的SOI层之间引起斑纹的光缺陷存在的装置；图3描述本专利技术的一个实施方式，其描述了利用一个共同的表面SOI层，在共同的SOI基质上形成电PMOS晶体管、有缘光电设备和无源光设备；图4描述与图3相同的设备，其包括使用一组共同的金属化层为电设备和有源光电设备提供电连接；和图5描述一个最终示例结构，其包括通过金属层和绝缘层的开口来暴露SOI层的区，其为SOI层之间的波导区提供外部光信号的耦联。详细说明如上面所述，本专利技术公开了一种CMOS兼容加工方案来制备带有传统CMOS电设备的平面光的和光电的设备，其没有显著地改变高速/低功率CMOS晶体管/电路的性能，并有高产率。当开始在亚微米厚的SOI层上研究光本文档来自技高网...

【技术保护点】
一种ＳＯＩ基光电装置，其包括：　　　　硅基质；　　　　被包埋的绝缘层；　　　　置于被包埋的绝缘层上的单晶硅（ＳＯＩ）层；　　　　至少一个光学元件区，其包括　　　　置于ＳＯＩ层一部分上的薄绝缘层；和　　　　置于薄绝缘层上的硅层与ＳＯＩ层部分重叠；　　　　至少一个电元件区，其包括　　　　置于ＳＯＩ层单独部分上的薄绝缘层；　　　　置于薄绝缘层上深度掺杂的栅极金属类似硅层，其中在每个光元件区形成一个或者更多光设备，并且在每个电元件区形成一个或者更多电设备；以及　　　　共用的电连接装置，其包括一层或者更多层金属化物。

【技术特征摘要】
【国外来华专利技术】US 2003-4-21 60/464,491;US 2004-4-21 10/828,8981.一种SOI基光电装置，其包括硅基质；被包埋的绝缘层；置于被包埋的绝缘层上的单晶硅(SOI)层；至少一个光学元件区，其包括置于SOI层一部分上的薄绝缘层；和置于薄绝缘层上的硅层与SOI层部分重叠；至少一个电元件区，其包括置于SOI层单独部分上的薄绝缘层；置于薄绝缘层上深度掺杂的栅极金属类似硅层，其中在每个光元件区形成一个或者更多光设备，并且在每个电元件区形成一个或者更多电设备；以及共用的电连接装置，其包括一层或者更多层金属化物。2.权利要求1所述的SOI基装置，其中包埋的绝缘层包含二氧化硅。3.权利要求2所述的SOI基装置，其中二氧化硅层的厚度大于0.4μm。4.权利要求1所述的SOI基装置，其中单晶硅层的厚度小于1微米。5.权利要求1所述的SOI基装置，其中在至少一个光元件区中硅层的厚度小于1微米。6.权利要求1所述的SOI基装置，其中在至少一个光元件区中硅层的厚度实质上等于在至少一个电元件区中深度掺杂栅极金属类似硅层的厚度。7.权利要求1所述的SOI基装置，其中在至少一个光元件区中硅层的厚度小于在至少一个电元件区中深度掺杂栅极金属类似硅层的厚度。8.权利要求1所述的SOI基装置，其中在至少一个光元件区中硅层的厚度大于在至少一个电元件区中深度掺杂栅极金属类似硅层的厚度。9.权利要求1所述的SOI基装置，其中在至少一个光元件区中硅层的厚度被选择用来限制光模峰值强度从而实质上覆盖载体操控区。10.权利要求1所述的SOI基装置，其中在至少一个光元件区中薄绝缘层的厚度小于1000。11.权利要求1所述的SOI基装置，其中在至少一个光元件区中薄绝缘层选自二氧化硅、氮化硅、硅的氧氮化物、氧化铋和氧化铪。12.权利要求1所述的SOI基装置，其中在至少一个光元件区中薄绝缘层的厚度实质上等于在至少一个电元件区中薄绝缘层的厚度。13.权利要求1所述的SOI基装置，其中在至少一个光元件区中薄绝缘层的厚度小于在至少一个电元件区中薄绝缘层的厚度。14.权利要求1所述的SOI基装置，其中在至少一个光元件区中薄绝缘层的厚度大于在至少一个电元件区中薄绝缘层的厚度。15.权利要求1所述的SOI基装置，其中在至少一个光元件区中硅层选自单晶硅、实质单晶硅、应变硅、不定形硅和聚硅。16.权利要求15所述的SOI基装置，其中聚硅选自颗粒大小增加的聚硅、颗粒排列整齐的聚硅和颗粒边缘钝化的聚硅。17.权利要求1所述的SOI基装置，其中在至少一个光元件区中硅层包含单层结构。18.权利要求1所述的SOI基装置，其中在至少一个光元件区中硅层包含多层结构。19.权利要求18所述的SOI基装置，其中多层结构包括超过一种形式的硅。20.权利要求18所述的SOI基装置，其中多层结构的每层包含相同形式的硅。21.权利要求1所述的SOI基装置，其中在至少一个光元件区中至少一个硅层的拐角是圆的以减少光信号损失。22.权利要求1所述的SOI基装置，其中在至少一个光元件区中至少一部分硅层被掺杂以形成有源“半导体类似”光设备区。23.权利要求22所述的SOI基装置，其中在至少一个有源光设备区内SOI层的部分被掺杂以表现出与硅层相反...

【专利技术属性】
技术研发人员：威普库马帕特尔，马格利特吉龙，普拉卡什约托斯卡，罗伯特凯斯蒙特哥莫里，卡尔潘都夏斯特里，索哈姆帕塔克，凯瑟琳A亚努舍弗斯奇，
申请(专利权)人：斯欧普迪克尔股份有限公司，
类型：发明
国别省市：US[美国]