图３中的装置（６０）具有结（８６），各结有横向部分（９０）和从此横向部分朝表面（１２）延伸的第二部分（９２）。横向部分（９０）如图３所示大致是沿与表面（１２）平行的平面形成。第二部分（９２）包括与平面化工艺有关的扩散前沿的特征弧形边缘。由于区域（８０与８２）各具有不同导电型的较高净掺杂浓度，各横结向部分（９０）包括较深进到层（１０）内的子区（９６）。与结（８６）的其他部分比较，上述子区（９６）的特征是具有较低的击穿电压，使得ＥＳＤ电流开始时是沿垂５０而不是沿横向导引。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体装置，具体涉及到集成电路系统的静电放电(ESD)保护装置。
技术介绍
场效应晶体管(FET)业已成为集成电路系统中最通用的器件，它但负着宽广范围的电子领域内的工作，例如模拟信号处理、存储功能、高速、低功率逻辑运算与电源转换。过去十年中，半导体工业更全面地致力于应用保护电路系统，以使FET的与其他的电路系统免受简单的高功率电压峰值如SED的损害。由于FET在许多情形下是这类电路系统上广泛采用的一类器件。因而也就最方便于制造FET的同时来形成晶体管保护装置。这样就可经济地亦即可避免附加的制造步骤。尽管形成保护装置要按照功能电路FET的制造程序。但提供过电压保护的晶体管作业则通常是根据双极作用。这就是说，在绝大多数FET结构中固有一种双极结构，有时称之为寄生结构，它当有某些最低电压施加到集成电路的输入端时就可使之成为导电的。以往，与功能电路系统相关的寄生器件有时会形成并非有意需要的导电路径，而沿着这种路径会传送ESD电涌并造成热损伤。作为这种问题的解决方法之一是让晶体管所取构型能形成这样的电路，它们使大部分破坏性功率分流到接地接头，同时避免了那些通过它们将导致破坏的瞬时的然而是高电流、高电压的状态。一般地说，致力于经济地将ESD保护装置加入集成电路上的工作，要么会损害性能，要么会增加制造费用。随着加大电路密度和降低工作电压的趋势继续，避免在功能电路系统与ESD电路系统两者的性能之间作出妥协处理的问题更具有挑战性。确切地说，这种趋势使之更难于有效地从热敏区域将热分流。由于工作电压的升高，优化的保护装置要求ESD电路系统能更快地响应ESD事件。为了在破坏功能电路系统之前提供最大的保护，最好是去优化ESD装置的接通电压，但应认识到，当寄生装置被优化来提供ESD保护时，功能电路系统的性能就不会那么令人满意。美国专利No.5559352与6444511中公开了具有ESD保护晶体管的CMUS集成电路。两件专利都给出了ESD装置在其源极与漏极下设有有注入的例子。据认为这种P注入能降低ESD装置的击穿电压，使之能在CMOS器件失效前起动。但本专利技术人发现，窄的P注入会使ESD电流横移，使得ESD装置将电流导引到栅极之下而具有太高的电流密度。这种缺陷部分源由于使得P注入晚于把接触孔用作有型离子掩模的过程。较窄的接触孔在ESD装置的源极与漏极下形成了窄的P注入，这样就在此装置的表面邻近导致了高的电流密度。虽然这对装置较深处的峰值化电流有益。另一个限制ESD保护电路系统性能的趋势涉及到栅极击穿电压的剧降。对于设计在0.25微米范围内的装置，栅极的厚度一般小于60埃。为了避免破坏FET栅致的绝缘，必须在瞬变事件中确保快速和满意的双极性传导，同时还必须将ESD装置的起动电压降低到基本低于将电流沿着避免损害栅极结构的路径传导的水平。解决上述问题的技术方案应够能应用于广范围的半导体产品，包括由CMOS、BiCMOS以及功率处理方法所制造的产品。
技术实现思路
根据本专利技术，为ESD装置提供有宽于接触通路的P体注入。这样，本专利技术进行的P体注入先于制造过程。在最佳实施例中，ESD装置的P体注入与DMOS装置的P体注入同时形成。ESD装置的P体注入是通过光刻胶掩模的孔形成。同一掩模可以用于DMOS装置的P体。内行的人当知，此用于P体注入的孔口可以用适应ESD装置所需击穿电压的任意合适的尺寸形成。与先有技术的ESD装置相比，较大P体的注入在击穿时减小了横向电流并提供较低的电流密度，于是因击穿而有的最大温升发生在装置的体内而不是在接点金属可能打入表内面的接点处。通过将击穿电流从横向上导引开，最大电流密度便出现在装置体内的较深处而不邻近表面。本专利技术实质上提供了这样的横向NPN寄生晶体管，它具有的发射极区域大于传统寄生NPN装置的，此较大的发射极区域设于衬底之下，使得显著量的击穿电流初始时沿垂向离开表面而朝向异质掺杂区。附图说明结合附图阅读下面的详细说明，当可更全面地理解本专利技术，附图中图1是本专利技术的半导体产品的局部横剖图；图2以横剖图示明本专利技术的ESD装置；图3是沿横剖面截取的图2中装置的局部示意图。图4示明先有技术的ESD装置。图5A～5C示明用于制造ESD装置的本专利技术的典型方法；图6以横剖图示明将本专利技术原理应用于场氧化物装置的情形。依据普遍的惯例，附图中示明的各个零部件并非按比例缩放的，而是着重于与本专利技术有关的特点。此外，器件的尺寸与各层的厚度有可能显著异于用来进行图示的比例。在所有附图与正文中，以相同的标号表明相同的元件。具体实施例方式在以下的描述中，给出的任何尺寸是相对于沿对应的图所取的距离而言。在横剖图中，横向尺寸的宽度是指沿平行于平面半导体表面的水平面的距离，而高度或深度是指沿附图的垂向、大致正交平面半导体表面的方向所取的距离。为了与已知设计比较的目的，在本专利技术的实施例中假定例示中所有器件是以相同的光刻技术制成。这里公开的实施例取定最小的器件尺寸，即0.35微米的线宽几何结构，但本专利技术是可以适用于广范围线宽的几何结构、器件密度与各类的半导体产品的。这里所用衬底一词是指这样一层，在其上或在其中形成了例如晶体管器件一部分的结构，我们称一层中的掺杂剂注入或由于注入得到的扩散分布为相对于一个器件或相关结构为自对准的，是指这种注入或扩散乃是由于把这种结构用作掩模件得到的。因此，所注入的掺杂剂不论是在热激活的扩散之前或之后，都将显示出相对于此结构或相关器件的一种特征分布。虽然许多小几何尺寸(即小于0.5微米光刻技术)的FET结构根据的是自对准方法，而本专利技术的最佳实施例可以包括某些这种自对准的器件，但这里所公开的ESD装置的最佳形式至少具有某些器件相对于有关的FET栅极结构不是自对准的。尽管这里没有特加说明，但应认识到附图中示明的注入掺杂剂可以在制造过程中进行种种热激活扩散，以便获得预期的后扩散特性。附图中有时会示明前扩散或后扩散特性，用以示明本专利技术的与是否必须在此制造阶段施加相关的扩散激活能无关的器件。还应知当描述到一层位于另一层之上时，对本专利技术的这一或另一实施例而言还可能在另一中介层(未图示)。业已提出了某些技术方案用以提供更佳的ESD保护而不削弱功能电路系统的性能。参看例如美国专利No.5539352，其中公开了在源极/漏极区之下设置注入物，以降低击穿电压，不然就能有一定的电流通过保护装置输出，在此情形下就会更快地耗散一些功率。但是即令如此，保护电路系统的性能还应考虑其他制造因素的影响。在先前的工艺设计中，FET包括在较重掺杂的源极/漏极扩散与EFT栅极结构之间轻掺杂的源极扩展(LDD)。LDD的用途之一是去减少热载流子注入与功能电路系统相关的FET中。另一方面，ESD保护装置的性能则受到存在较高电阻率LDD结构的限制，而通过LDD的放电则会影响到在半导体表面附近的温度峰值化。将隔热材料例如氧化硅或氮化硅覆盖半导体表面，则在LDD与有关栅极结构附近的区域的热导率相当的低，导致放电路径受到潜在的破坏性温度峰值的影响。要在保护装置中消除LDD结构可能需要专用的掩膜步骤，且将另增制造费用。虽然对源极/漏极与栅极区域进行硅化处理降低了薄层电阻，但由于硅化物增强了放电电流通过硅的以及在表面附近的放电电流的横向运动，也就同时削弱了保本文档来自技高网...
【技术保护点】
一种半导体产品，它包括沿第一电导型的半导体衬底的平表面构造的装置，以提供静电放电保护，此装置包括：第二导电型的第一与第二相分开的扩散区，每个区沿衬底表面形成，延伸到衬底内形成ｐｎ结，这些结中之一具有相对于平行于衬底表面平行的平面延伸 的横向部分和从此横向部分朝衬底表面延伸的第二部分；在此横向部分中的具有比该第二部分基本低的击穿电压的一个充分大的区域，使得当通过此ｐｎ结导电时，通过该横向部分的最大电流密度大于通过该第二部分的最大电流密度。
【技术特征摘要】
【国外来华专利技术】US 2003-5-14 10/438,3491.一种半导体产品，它包括沿第一电导型的半导体衬底的平表面构造的装置，以提供静电放电保护，此装置包括第二导电型的第一与第二相分开的扩散区，每个区沿衬底表面形成，延伸到衬底内形成pn结，这些结中之一具有相对于平行于衬底表面平行的平面延伸的横向部分和从此横向部分朝衬底表面延伸的第二部分；在此横向部分中的具有比该第二部分基本低的击穿电压的一个充分大的区域，使得当通过此pn结导电时，通过该横向部分的最大电流密度大于通过该第二部分的最大电流密度。2.根据权利要求1所述的装置，其中所述横向部分中的大部分具有比所述第二部分基本低的击穿电压，使得在ESD事情中，经过上述结的导电绝大部分是通过该横向部分发生的。3.根据权利要求1所述的装置，其中通过上述pn结的横向部分的平均电流密度大于通过此pn结的第二部分的平均电流密度。4.根据权利要求1所述的装置，其中所述各个结的横向部分包括第一导电型的扩散区，以相对于所述结的第二部分确立一低的击穿电压。5.根据权利要求1所述的装置，其中所述pn结的深度为在衬底表面下的0.1～0.7微米。6.根据权利要求1所述的装置，其中所述pn结的深度为在衬底表面下的0.3～0.5微米。7.根据权利要求1所述的装置，其中所述第一与第二扩散区是在30～160keV的能量下按1e15～6e15/cm2的剂量注入砷形成。8.根据权利要求1所述的装置，其中每个扩散区形成在衬底上的场氧化区和栅极结构之间。9.根据权利要求1所述的装置，其中所述衬底包括沿其表面形成的第一、第二与第三场氧化物区，而上述第一与第二扩散区则分别形成在此第一与第三的和第二与第三的场氧化区之间。10.根据权利要求8所述的装置，其中所述各第一与第二扩散区是与至少一个所述氧化物区自对准的。11.根据权利要求1所述的装置，其中所述结的横向部分沿与平的衬底表面平行的方向延伸0.8～6微米的距离。12.一种ESD保护装置，它沿第一导电型半导体衬底的平表面构造以提供静电放电保护，此装置包括沿此衬底表面形成且延伸到此衬底内形成pn结的第一与第二相分开的第二导电型的扩散区，所述pn结之一具有沿平行于衬底表面的方向延伸的横向部分和从此横向部分朝衬底表面延伸的第二部分；此横向部分包括一所具击穿电压基本低于上述结的第二部分的最低击穿电压的子区，此子区...
【专利技术属性】
技术研发人员：蔡军，阿尔文叙热曼，史蒂文派克，
申请(专利权)人：快捷半导体有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。