具有堆叠的集成电路的集成电路封装和其方法技术

本发明专利技术揭示一种在一集成电路封装内堆叠集成电路芯片的改进方法。所述改进方法能够增加集成电路封装内的集成电路密度，而所产生的集成电路封装呈薄或小的轮廓。这些改进的方法尤其适用于借助集成电路封装堆叠相同尺寸（且通常相同功能）的集成电路芯片。此一集成电路封装的一个实例为一非易失性存储器集成电路封装，其含有堆叠于一引线框的一侧或两侧上的多个尺寸相似的存储器存储集成电路芯片。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及集成电路封装，且更特定而言，涉及包括堆叠的集成电路的集成电路封装。
技术介绍
由于存储器集成电路(IC)封装越来越小且其存储器密度越来越大的趋势仍在继续，需要封装集成电路的进步。一个新近的进步涉及在单个IC封装内堆叠多个集成电路晶粒。在一种方法中，所述堆叠涉及在一较大晶粒上堆叠一较小晶粒。所述晶粒的每一个均导线接合到衬底。导线接合的使用必要地要求可接入所述晶粒的每一个的接合垫；从而，当上部晶粒堆叠于下部晶粒上时，上部晶粒必须较小以不致于阻碍下部晶粒的接合垫的接入。此类型的堆叠已(例如)用于相同功能的晶粒(例如，两个闪存晶粒)或不同功能的晶粒(例如，一个闪存晶粒和一个SRAM晶粒)。两个或三个晶粒的堆叠已用于堆叠式芯片级封装(堆叠式CSP)和堆叠式薄型小尺寸封装(TSOP)。在另一方法中，可通过在晶粒之间放置间隔物(即相对较厚的绝缘体)来堆叠尺寸相似的晶粒。尽管间隔物为下部晶粒提供了其可被导线接合的充分空间，但间隔物不利地使集成电路封装变厚了。不幸的是，在一集成电路封装内堆叠多个晶粒的常规方法要求上部晶粒大体上小于上面堆叠上部晶粒的下部晶粒或无效地占用了封装的厚度。结果，当多个晶粒尺寸相同且所得的封装厚度很重要时，就不适宜使用常规的方法。因此，需要改进在一集成电路封装内堆叠多个晶粒的方法。
技术实现思路
本专利技术涉及在集成电路封装内堆叠集成电路芯片的改进方法。所述改进方法能够增加集成电路封装内的集成电路密度，而所得集成电路封装较薄或轮廓较小。这些改进方法尤其适用于就集成电路封装而堆叠相同尺寸(且通常相同功能)的集成电路芯片。所述集成电路封装的一个实例为一非易失性存储器集成电路封装，其含有堆叠于引线框的一侧或两侧上的多个尺寸相似的存储器存储集成电路芯片。本专利技术可以许多方式实施，包括作为一系统、设备、装置或方法。下文论述本专利技术的若干实施例。作为集成电路封装，本专利技术的一个实施例至少包括一具有复数个导电引线的引线框；一具有一有源侧和一无源侧的第一集成电路晶粒，所述第一集成电路晶粒的有源侧具有电连接到所述引线框的导电引线的接合垫；一提供于所述第一集成电路晶粒的无源侧上的粘合剂；和一具有一有源侧和一无源侧的第二集成电路晶粒，所述第二集成电路晶粒的无源侧通过所述粘合剂固定到所述第一集成电路晶粒的无源侧上，且所述第二集成电路晶粒的有源侧具有电连接到所述引线框的导电引线的接合垫。所述第一和第二集成电路晶粒的每一个具有大约相同的尺寸。作为集成电路封装，本专利技术的另一个实施例至少包括一具有复数个导电引线的引线框；一具有一有源侧和一无源侧的第一集成电路晶粒，所述第一集成电路晶粒的有源侧具有电连接到所述引线框的导电引线的接合垫；和一具有一有源侧和一无源侧的第二集成电路晶粒，所述第二集成电路晶粒的有源侧具有电连接到所述引线框的导电引线的接合垫。作为集成电路封装，本专利技术的又一实施例至少包括一具有复数个导电引线的引线框；一具有一有源侧和一无源侧的第一集成电路晶粒，所述第一集成电路晶粒的有源侧具有电连接到所述引线框的导电引线的接合垫；一具有一有源侧和一无源侧的第二集成电路晶粒，所述第二集成电路晶粒的有源侧具有电连接到所述引线框的导电引线的接合垫；一提供于所述第一集成电路晶粒的无源侧上的下部粘合剂；一具有一有源侧和一无源侧的第三集成电路晶粒，所述第三集成电路晶粒的无源侧通过所述下部粘合剂固定到所述第一集成电路晶粒的无源侧上，且所述第三集成电路晶粒的有源侧具有电连接到所述引线框的导电引线的接合垫；一提供于所述第二集成电路晶粒的无源侧上的上部粘合剂；和一具有一有源侧和一无源侧的第四集成电路晶粒，所述第四集成电路晶粒的无源侧通过所述上部粘合剂固定到所述第二集成电路晶粒的无源侧上，且所述第四集成电路晶粒的有源侧具有电连接到所述引线框的导电引线的接合垫。所述第一、第二、第三和第四集成电路晶粒的每一具有大约相同的尺寸。作为形成一具有一引线框和其中堆叠了四个或四个以上的集成电路晶粒的集成电路封装的方法，本专利技术的一个实施例至少包括以下步骤获得一具有复数个引线的引线框，至少复数个所述引线具有引线指状物(lead finger)；获得在各自接合垫组上具有焊料球的第一和第二集成电路晶粒，所述第一和第二集成电路晶粒的接合垫是彼此互为镜面的布置；获得具有各自接合垫组的第三和第四集成电路晶粒；相对于所述引线框的第一侧布置所述第一集成电路晶粒；使用提供于所述接合垫上的焊料球将所述引线框的至少复数个引线指状物接合到所述第一集成电路晶粒的接合垫；相对于所述引线框的第二侧布置所述第二集成电路晶粒；将所述第一和第二集成电路晶粒的接合垫上的焊料球回流，借此将所述引线框的所述复数个引线指状物的每一个电连接到相应的一对接合垫；将所述第三集成电路晶粒粘附到所述第一集成电路晶粒；将所述第四集成电路晶粒粘附到所述第二集成电路晶粒；将所述第三集成电路晶粒的接合垫导线接合到所述引线框的引线；将所述第四集成电路晶粒的接合垫导线接合到所述引线框的引线；并对所述第一、第二、第三和第四集成电路晶粒、所述焊料球和导线接合和所述引线框的至少大体部分进行包封。作为在一集成电路封装内堆叠集成电路晶粒的方法，本专利技术的一个实施例至少包括以下步骤提供一具有复数个引线的引线框，所述引线框具有一顶侧和一底侧；通过焊料球将第一集成电路晶粒的前侧(有源侧)上的接合垫电连接到所述引线框的底侧上的引线；通过焊料球将第二集成电路晶粒的前侧(有源侧)上的接合垫电连接到所述引线框的顶侧上的引线；将第三集成电路晶粒的背侧(无源侧)附着到所述第一集成电路晶粒的背侧(无源侧)；将第四集成电路晶粒的背侧(无源侧)附着到所述第二集成电路晶粒的背侧(无源侧)；通过导线接合将所述第三集成电路晶粒的前侧(有源侧)的接合垫电连接到所述引线框的底侧上的引线；并通过导线接合将所述第四集成电路晶粒的前侧(有源侧)的接合垫电连接到所述引线框的顶侧上的引线。本专利技术的其它方面和优势将从结合附图的下列详细描述变得显而易见，所述附图通过实例说明本专利技术的原理。附图说明通过下列结合附图的详细描述将容易理解本专利技术，其中类似参考数字指示类似结构元件，且其中图1为根据本专利技术的一个实施例的集成电路封装的横截面图。图2A为根据本专利技术的一个实施例的代表性集成电路晶粒的俯视图。图2B为根据本专利技术的一个实施例的代表性集成电路晶粒的俯视图。图3A为根据本专利技术的一个实施例的代表性集成电路晶粒的俯视图。图3B为根据本专利技术的一个实施例的代表性集成电路晶粒的俯视图。图4为根据本专利技术的一个实施例的引线框的俯视图。图5为根据本专利技术的一个实施例的封装组合过程的流程图。图6A和6B为根据本专利技术的另一个实施例的封装组合过程的流程图。图7为根据本专利技术的一个实施例的封装组件制备过程的流程图。具体实施例方式本专利技术涉及在一集成电路封装内堆叠集成电路芯片的改进方法。所述改进方法能够增加集成电路封装内的集成电路密度，而所得集成电路封装较薄或轮廓较小。这些改进方法尤其适用于就集成电路封装而堆叠相同尺寸(且通常相同功能)的集成电路芯片。所述集成电路封装的一个实例为一非易失性存储器集成电路封装，其含有堆叠于一引线框的一侧或两侧上的多个尺寸相似的存储器存储集成电路芯片。下文参考图1-7论述本专利技术这方面的本文档来自技高网...

【技术保护点】
一种集成电路封装，其包含：一具有复数个导电引线的引线框；一具有一有源侧和一无源侧的第一集成电路晶粒，所述第一集成电路晶粒的所述有源侧具有电连接到所述引线框的所述导电引线的接合垫；一提供于所述第一集成电路晶粒的所述无源侧上的粘合剂；和一具有一有源侧和一无源侧的第二集成电路晶粒，所述第二集成电路晶粒的所述无源侧通过所述粘合剂而固定到所述第一集成电路晶粒的所述无源侧，且所述第二集成电路晶粒的所述有源侧具有电连接到所述引线框的所述导电引线的接合垫；其中所述第一和第二集成电路晶粒的每一个均具有大约相同的尺寸。

【技术特征摘要】
【国外来华专利技术】US 2003-6-16 10/463,7421.一种集成电路封装，其包含一具有复数个导电引线的引线框；一具有一有源侧和一无源侧的第一集成电路晶粒，所述第一集成电路晶粒的所述有源侧具有电连接到所述引线框的所述导电引线的接合垫；一提供于所述第一集成电路晶粒的所述无源侧上的粘合剂；和一具有一有源侧和一无源侧的第二集成电路晶粒，所述第二集成电路晶粒的所述无源侧通过所述粘合剂而固定到所述第一集成电路晶粒的所述无源侧，且所述第二集成电路晶粒的所述有源侧具有电连接到所述引线框的所述导电引线的接合垫；其中所述第一和第二集成电路晶粒的每一个均具有大约相同的尺寸。2.根据权利要求1所述的集成电路封装，其中所述第一和第二集成电路晶粒的每个在功能上是相同的。3.根据权利要求1所述的集成电路封装，其中使用焊料球将所述第一集成电路晶粒的所述有源侧的所述接合垫电连接到所述引线框的所述导电引线。4.根据权利要求3所述的集成电路封装，其中使用导线接合将所述第二集成电路晶粒的所述有源侧的所述接合垫电连接到所述引线框的所述导电引线。5.根据权利要求4所述的集成电路封装，其中所述集成电路封装的厚度不大于1.0毫米。6.根据权利要求4所述的集成电路封装，其中所述引线框进一步包括一晶粒附着垫，所述晶粒附着垫具有一顶表面和一底表面，其中所述第一集成电路晶粒通过提供于所述第一集成电路晶粒与所述晶粒附着垫之间的至少一粘合剂而固定到所述晶粒附着垫的一侧。7.根据权利要求1-6中任一权利要求所述的集成电路封装，其中所述集成电路封装为一薄型小尺寸封装(TSOP)。8.根据权利要求1所述的集成电路封装，其中所述集成电路封装的厚度不大于1.0毫米。9.一种集成电路封装，其包含一具有复数个导电引线的引线框；一具有一有源侧和一无源侧的第一集成电路晶粒，所述第一集成电路晶粒的所述有源侧具有电连接到所述引线框的所述导电引线的接合垫；和一具有一有源侧和一无源侧的第二集成电路晶粒，所述第二集成电路晶粒的所述有源侧具有电连接到所述引线框的所述导电引线的接合垫。10.根据权利要求9所述的集成电路封装，其中所述第一和第二集成电路晶粒的所述接合垫是彼此互为镜像的布置，且其中所述集成电路封装的厚度不大于1.0微米。11.根据权利要求9或10所述的集成电路封装，其中所述第一和第二集成电路晶粒的所述有源侧的所述接合垫上具有焊料球，且其中所述焊料球不仅用于将所述第一集成电路晶粒的所述有源侧的所述接合垫而且还将所述第二集成电路晶粒的所述有源侧的所述接合垫电连接到所述引线框的所述导电引线，使得相应的一对焊料球用于在所述导电引线的一个导电引线、所述第一集成电路晶粒的所述有源侧的所述接合垫的一个接合垫与所述第二集成电路晶粒的所述有源侧的所述接合垫的一相应接合垫之间提供一电连接，其中所述相应的一对焊料球来自所述第一和第二集成电路晶粒的每一者。12.根据权利要求11中所述的集成电路封装，其中所述引线框的所述导电引线的每一个均具有一邻近所述相应的焊料球对的孔。13.根据权利要求9所述的集成电路封装，一提供于所述第一集成电路晶粒的所述无源侧上的下部粘合剂；一具有一有源侧和一无源侧的第三集成电路晶粒，所述第三集成电路晶粒的所述无源侧通过所述下部粘合剂而固定到所述第一集成电路晶粒的所述无源侧，且所述第三集成电路晶粒的所述有源侧具有通过导线接合而电连接到所述引线框的所述导电引线的接合垫。14.根据权利要求13所述的集成电路封装，其中所述第一、第二和第三集成电路晶粒的每一个均具有大约相同的尺寸，且其中无间隔物提供于所述第一与第三集成电路晶粒之间。15.一种集成电路封装，其包含一具有复数个导电引线的引线框；一具有一有源侧和一无源侧的第一集成电路晶粒，所述第一集成电路晶粒的所述有源侧具有电连接到所述引线框的所述导电引线的接合垫；一具有一有源侧和一无源侧的第二集成电路晶粒，所述第二集成电路晶粒的所述有源侧具有电连接到所述引线框的所述导电引线的接合垫；一提供于所述第一集成电路晶粒的所述无源侧上的下部粘合剂；一具有一有源侧和一无源侧的第三集成电路晶粒，所述第三集成电路晶粒的所述无源侧通过所述下部粘合剂而固定到所述第一集成电路晶粒的所述无源侧，且所述第三集成电路晶粒的所述有源侧具有电连接到所述引线框的所述导电引线的接合垫；一提供于所述第二集成电路晶粒的所述无源侧上的上部粘合剂；和一具有一有源侧和一无源侧的第四集成电路晶粒，所述第四集成电路晶粒的所述无源侧通过所述上部粘合剂而固定到所述第二集成电路晶粒的所述无源侧，且所述第四集成电路晶粒的所述有源侧具有电连接到所述引线框的所述导电引线的接合垫，其中所述第一、第二、第三和第四集成电路晶粒的每一个均具有大约相同的尺寸。16.根据权利要求15所述的集成电路封装，其中所述第一、第二、第三和第四集成电路晶粒的每一个在功能上是相同的。17.根据权利要求15所述的集成电路封装，其中所述第一和第二集成电路晶粒的所述接合垫是彼此互为镜像的布置。18.根据权利要求17所述的集成电路封装，其中所述第三和第四集成电路晶粒的所述接合垫是彼此互为镜像的布置。19.根据权利要求17所述的集成电路封装，其中所述第一、第二、第三和第四集成电路晶粒的每一个在功能上是相同的。20.根据权利要求15所述的集成电路封装，其中所述引线框进一步包括一晶粒附着垫，所述晶粒附着垫具有一顶表面和一底表面，其中所述第一集成电路晶粒通过提供于所述第一集成电路晶粒与所述晶粒附着垫之间的至少一粘合剂而固定到所述晶粒附着垫的所述底侧，且其中所述第二集成电路晶粒通过提供于所述第二集成电路晶粒与所述晶粒附着垫之间的至少一粘合剂而固定到所述晶粒附着垫的所述顶侧。21.根据权利要求15所述的集成电路封装，其中焊料球用于将所述第一集成电路晶粒的所述有源侧的所述接合垫电连接到所述引线框的所述导电引线。22.根据权利要求15所述的集成电路封装，其中焊料球用于将所述第一和第二集成电路晶粒的所述有源侧的所述接合垫电连接到所述引线框的所述导电引线。23.根据权利要求15所述的集成电路封装，其中焊料球用于将所述第一集成电路晶粒的所述有源侧的所述接合垫电连接并机械连接到所述引线框的所述导电引线。24.根据权利要求15-20中任一权利要求所述的集成电路封装，其中所述第一和第二集成电路晶粒的所述有源侧的所述接合垫上具有焊料球，且其中所述焊料球不仅用于将所述第一集成电路的所述有源侧的所述接合垫而且还将所述第二集成电路晶粒的所述有源侧的所述接合垫电连接到所述引线框的所述导电引线，使得相应的一对焊料球用于在所述导电引线的一个导电引线、所述第一集成电路晶粒的所述有源侧的所述接合垫的一个接合垫与所述第二集成电路晶粒的所述有源侧的所述接合垫的一相应接合垫之间提供一电连接，其中所述相应的一对焊料球来自所述第一和第二集成电路晶粒的每一者。25.根据权利要求24所述的集成电路封装，其中所述引线框的所述导电引线的每一个均具有一邻近所述相应的焊料球对的孔。26.根据权利要求25所述的集成电路封装，其中在生产所述集成电路封装中，所述相应的焊料球对被回流以便经由邻近其的所述孔而合并。27.根据权利要求24所述的集成电路封装，其中导线接合用于将所述第三和第四集成电路晶粒的所述有源侧的所述接合垫电连接到所述引线框的所述导电引线。28.根据权利要求27所述的集成电路封装，其中所述引线框的所述导电引线的每一个均具有一邻近所述相应焊料球对的孔。29.根据权利要求24所述的集成电路封装，其中所述第三和第四集成电路晶粒的所述有源侧的所述接合垫的所述间隔显著小于所述第一和第二集成电路晶粒的所述有源侧的所述接合垫的所述间隔。30.根据权利要求29所述的集成电路封装，其中所述第一和第二集成电路晶粒的所述有源侧的所述接合垫的所述间隔通过所述第一和第二集成电路的所述有源侧上所述接合垫的重新分配而增大。31.根据权利要求15所述的集成电路封装，其中导线接合用于将所述第三和第四集成电路晶粒的所述有源侧的所述接合垫电连接到所述引线框的所述导电引线。32.根据权利要求31所述的集成电路封装，其中焊料球用于将所述第一和第二集成电路晶粒的所述有源侧的所述接合垫电连接到所述引线框的所述导电引线。33.根据权利要求32所述的集成电路封装，其中所述第一、第二、第三和第四集成电路晶粒的每一个在功能上是相同的。34.根据权利要求32所述的集成电路封装，其中所述第一和第二集成电路晶粒的所述接合垫是彼此互为镜像的布置，其中所述第三和第四集成电路晶粒的所述接合垫是彼此互为镜像的布置，且其中所述第一、第二、第三和第四集成电路晶粒的每一个在功能上是相同的。35.根据权利要求15所述的集成电路封装，其中所述集成电路封装为一薄型小尺寸封装(TSOP)。36.根据权利要求15-20和31-35中任一权利要求所述的集成电路封装，其中所述集成电路封装的厚度不大于1.0毫米。37.根据权利要求15所述的集成电路封装...

【专利技术属性】
技术研发人员：索克奇，
申请(专利权)人：桑迪士克股份有限公司，
类型：发明
国别省市：US[美国]