一种替代栅的制备方法技术

本发明专利技术属于超深亚微米及以下特征尺寸半导体器件制备方法，特别涉及用于超深亚微米金属栅ＣＭＯＳ制造的一种替代栅制备技术。用金属作栅电极，可以从根本上消除栅耗尽效应和硼穿透现象，同时获得非常低的栅电极薄层电阻。本发明专利技术采用嵌入式金属栅ＣＭＯＳ工艺（即替代栅制备工艺）实现了一种新颖的金属栅ＣＭＯＳ技术。在这种嵌入式金属栅ＣＭＯＳ工艺中，主要关键技术之一是一套替代栅的制备技术，它包括替代栅材料的选取，精细的替代栅图形的成形，平坦化和替代栅的去除。

【技术实现步骤摘要】

本专利技术属于超深亚微米及以下特征尺寸半导体器件工艺，涉及，具体地涉及用于超深亚微米金属栅CMOS(互补型金属氧化物半导体)制造的一种替代栅制备方法。
技术介绍
当多晶硅栅CMOS器件栅长缩小到亚0.1μm和栅氧化层厚度减薄到2.5nm以下时，多晶硅栅耗尽效应、日益严重的硼穿透效应和过高的栅电阻已成为进一步提高CMOS器件性能的壁垒，使长期以来在微电子
占统治地位的掺杂多晶硅栅面临极大的挑战，而新兴的难熔金属栅(metal gate)则成为目前最有希望的替代技术。用金属作栅电极，可以从根本上消除栅耗尽效应和B穿透效应，同时获得非常低的栅电极薄层电阻。
技术实现思路
本专利技术的目的在于提供一种替代栅制备方法。为实现上述目的，本专利技术采用嵌入式金属栅CMOS工艺(即替代栅制备工艺)实现了一种新颖的金属栅CMOS技术。本专利技术的成功是今后ULSI的Si工艺技术可持续发展的关键与基础之一，具有广阔的应用前景。本专利技术的制备步骤包含1)在局部氧化隔离或浅槽隔离并调栅注入后，进行替代栅氧化N2保护下600℃进舟，升温至750-870℃，N2恒温10分钟；同一温度下，N2/O2＝5∶1气氛氧化，氧化时间60-120分钟；接着750-870℃，N2退火20-60分钟；最后N2保护下降温至600℃，出舟；2)化学汽相沉积氮化硅温度760-820℃，压力250-300毫乇，SiH2Cl225-35sccm，NH380-100sccm，薄膜厚度220-260nm；3)反应离子刻蚀形成氮化硅替代栅电极功率130-200W，腐蚀气体CHF35-10sccm，SF620-40sccm，He 100sccm混合，压力300-500毫托；然后正硅酸乙酯热分解TEOS SiO2-1薄膜温度720-760℃，厚度90-150nm；4)反应离子刻蚀TEOS SiO2-1，形成侧墙-1压力200-250mτ，RF(射频)功率250-350W，CHF3/CF4/Ar＝40-60sccm/5-16sccm/200-300sccm，无过刻蚀，软刻蚀5-10秒；5)源/漏延伸区低能注入PMOS47BF2，能量5-8Kev，剂量3-6×1014cm-2；NMOS75As，能量5-8Kev，剂量3-6×1014cm-2；6)正硅酸乙酯热分解SiO2-2温度710-750℃，厚度200-260nm；然后反应离子刻蚀SiO2-2，形成侧墙-2压力200-250mτ，RF功率250-350W，CHF3/CF4/Ar＝40-60sccm/5-16sccm/200-300sccm；7)源/漏注入及快速热退火PMOS47BF2，能量25-35Kev，剂量1.5-3×1015cm-2；NMOS75As，能量40-55Kev，剂量2-4×1015cm-2；快速热退火温度1000-1020℃，时间4-8秒，形成源/漏结；8)源/漏区钴硅化物形成钴/钛复合膜的溅射，先溅钛膜4-7nm，再溅钴膜9-15nm；溅射功率都为700-900W，溅钛工作压力为4-6×10-3乇，溅钴为5-7×10-3乇；然后两次快速热退火加上其间进行选择腐蚀第一次快速热退火温度630-670℃，时间15-30秒；选择腐蚀后第二次快速热退火温度870-910℃，时间6-12分；9)化学气相淀积低温氧化硅和硼磷硅玻璃先化学气相淀积低温氧化硅温度350-450℃，薄膜厚度200-250nm；然后化学气相淀积硼磷硅玻璃温度350-450℃，薄膜厚度700-800nm；10)硼磷硅玻璃回流750-800℃，N2，时间20-30分钟；11)第一次SOG(spin-on-glass，即在衬底上涂一层溶剂)涂敷和热处理涂敷条件为室温，厚度360-400nm；热处理条件350-420℃，N2，30-50分钟；12)回刻SOG-1RF功率150-250W，压力250-350毫乇，CF420-30sccm，CHF340-60sccm，O22sccm，Ar 250-350sccm； 13)第二次SOG涂敷和热处理条件同13步；14)回刻SOG-2，先用如下条件回刻，即RF功率150-250W，压力200-260毫乇，CF420-32sccm，CHF318-30sccm，Ar 250-350sccm当SOG-2回刻完时，再用如下条件回刻，即CF415-25sccm，Ar 200-250sccm，RF功率250-350W，压力180-220毫乇，直至替代栅全部露出；15)腐蚀栅槽，湿法腐蚀净氮化硅替代栅H3PO4，160-170℃，栅槽形成；16)漂去替代栅氧化硅HF∶H2O＝1∶20漂净替代栅氧化硅；17)清洗3#(常规)-1#(常规)一再用HF/IPA溶液室温下浸泡1-10分钟，水冲洗，甩干进炉；18)栅氧化N2保护下600℃进舟，升温至750-850℃，N2恒温10分钟；同一温度下，N2/O2＝5∶1气氛氧化，氧化时间10-50分钟；N2气氛，750-850℃退火，15-60分钟；N2保护下降温至600℃，N2保护下慢拉出舟；19)溅射难熔金属，W/TiN＝100-150nm/30-45nm，并反应离子刻蚀形成金属栅电极。其中步骤1中的局部氧化隔离的氧化膜厚度为350-420nm，替代栅氧化的氧化膜厚度为5-7nm。其中步骤17中的3#液为H2SO4∶H2O2＝5∶1，120℃，10分；1#液为NH4OH∶H2O2∶H2O＝0.8∶1∶5，60℃，5分；HF/IPA液为HF∶异丙醇(IPA)∶H2O＝0.5％∶0.02％∶1，室温下浸渍35秒。其中步骤17中的水冲洗是去离子水清洗。其中步骤18栅氧化膜厚度为15-35埃。其中步骤19中溅射难熔金属的顺序是先溅射TiN膜，后溅射W膜。其中步骤11中经过热处理后的厚度为300-360nm。其中步骤12中硼磷硅玻璃的刻蚀速率是SOG-1的2倍。其中步骤14中回刻SOG-2，先用BPSG与SOG-2刻蚀速率相同的条件回刻，第二步再用BPSG与LTO SiO2刻蚀速率相同的条件回刻。本专利技术的特点是 1、源/漏(S/D)先形成，栅后形成。避免了金属栅反应离子刻蚀(RIE)和源/漏注入引起对栅介质的损伤，避免了高温热退火对金属栅的损伤；2、开发了与常规CMOS工艺兼容的平坦化技术，利用BPSG热回流加BPSG/SOG-1速率差回蚀加SOG-2/低温SiO2等速回刻至假栅暴露止，实现了良好的平坦化；3、替代栅电极的去除与凹槽的形成技术；4、钨/氮化钛(W/TiN)复合金属栅的刻蚀技术，采用两步RIE刻蚀，优化工艺参量，达到了满意的效果。附图说明图1为本专利技术替代栅的结构示意图。其中图1a为硅化物形成后的结构剖面图，符号1-替代栅Si3N4，2-侧墙，6-场氧化硅，15-CoSi；图1b为平坦化后假栅被去掉示意图，符号1-替代栅Si3N4；4-替代栅氧化硅，16-栅槽；图1c为反应离子刻蚀W/TiN叠层金属栅，形成T形栅电极，符号11-W，12-TiN，13-三氧化硅。图2为本专利技术替代栅制备方法的流程示意图。其中符号1-替代栅Si3N4；2-侧墙-1；3-侧墙-2；4-替代栅氧化硅；5-源/漏延伸区；6-场氧化硅；7-SOG-1；8-BPSG；9-LTO SiO2；10-SOG-本文档来自技高网...

【技术保护点】
一种替代栅的制备方法，包括以下步骤：１）在局部氧化隔离或浅槽隔离并调栅注入后，进行替代栅氧化：Ｎ↓［２］保护下６００℃进舟，升温至７５０－８７０℃，Ｎ↓［２］恒温１０分钟；同一温度下，Ｎ↓［２］／Ｏ↓［２］＝５∶１气氛氧化，氧化时间 ６０－１２０分钟；接着７５０－８７０℃，Ｎ↓［２］退火２０－６０分钟；最后Ｎ↓［２］保护下降温至６００℃，出舟；２）化学汽相沉积氮化硅：温度７６０－８２０℃，压力２５０－３００毫乇，ＳｉＨ↓［２］Ｃｌ↓［２］２５－３５ｓｃｃｍ，ＮＨ ↓［３］８０－１００ｓｃｃｍ，薄膜厚度２２０－２６０ｎｍ；３）反应离子刻蚀形成氮化硅替代栅电极：功率１３０－２００Ｗ，腐蚀气体ＣＨＦ↓［３］５－１０ｓｃｃｍ，ＳＦ↓［６］２０－４０ｓｃｃｍ，Ｈｅ１００ｓｃｃｍ混合，压力３００－５００ 毫托；然后正硅酸乙酯热分解ＴＥＯＳＳｉＯ↓［２］－１薄膜：温度７２０－７６０℃，厚度９０－１５０ｎｍ；４）反应离子刻蚀ＴＥＯＳＳｉＯ↓［２］－１，形成侧墙－１：压力２００－２５０ｍτ，射频功率２５０－３５０Ｗ，ＣＨＦ ↓［３］／ＣＦ↓［４］／Ａｒ＝４０－６０ｓｃｃｍ／５－１６ｓｃｃｍ／２００－３００ｓｃｃｍ，无过刻蚀，软刻蚀５－１０秒；５）源／漏延伸区低能注入：ＰＭＯＳ：［４７］↑ＢＦ↓［２］，能量５－８Ｋｅｖ，剂量３－６×１０↑［１４］ｃｍ↑［ －２］；ＮＭＯＳ：［７５］↑Ａｓ，能量５－８Ｋｅｖ，剂量３－６×１０↑［１４］ｃｍ↑［－２］；６）正硅酸乙酯热分解ＳｉＯ↓［２］－２：温度７１０－７５０℃，厚度２００－２６０ｎｍ；然后反应离子刻蚀ＳｉＯ↓［２］－２，形成侧墙 －２：压力２００－２５０ｍτ，ＲＦ功率２５０－３５０Ｗ，ＣＨＦ↓［３］／ＣＦ↓［４］／Ａｒ＝４０－６０ｓｃｃｍ／５－１６ｓｃｃｍ／２００－３００ｓｃｃｍ；７）源／漏注入及快速热退火：ＰＭＯＳ：［４７］↑ＢＦ↓［２］，能量２５－３５Ｋ ｅｖ，剂量１．５－３×１０↑［１５］ｃｍ↑［－２］；ＮＭＯＳ：［７５］↑Ａｓ，能量４０－５５Ｋｅｖ，剂量２－４×１０↑［１５］ｃｍ↑［－２］；快速热退火温度１０００－１０２０℃，时间４－８秒，形成源／漏结；８）源／漏区钴硅化物形成： 钴／钛复合膜的溅射，先溅钛膜４－７ｎｍ，再溅钴膜９－１５ｎｍ；溅射功率都为７００－９００Ｗ，溅钛工作压力为４－６×１０↑［－３...

【技术特征摘要】
1.一种替代栅的制备方法，包括以下步骤1)在局部氧化隔离或浅槽隔离并调栅注入后，进行替代栅氧化N2保护下600℃进舟，升温至750-870℃，N2恒温10分钟；同一温度下，N2/O2＝5∶1气氛氧化，氧化时间60-120分钟；接着750-870℃，N2退火20-60分钟；最后N2保护下降温至600℃，出舟；2)化学汽相沉积氮化硅温度760-820℃，压力250-300毫乇，SiH2Cl225-35sccm，NH380-100sccm，薄膜厚度220-260nm；3)反应离子刻蚀形成氮化硅替代栅电极功率130-200W，腐蚀气体CHF35-10sccm，SF620-40sccm，He 100sccm混合，压力300-500毫托；然后正硅酸乙酯热分解TEOS SiO2-1薄膜温度720-760℃，厚度90-150nm；4)反应离子刻蚀TEOS SiO2-1，形成侧墙-1压力200-250mτ，射频功率250-350W，CHF3/CF4/Ar＝40-60sccm/5-16sccm/200-300sccm，无过刻蚀，软刻蚀5-10秒；5)源/漏延伸区低能注入PMOS47BF2，能量5-8Kev，剂量3-6×1014cm-2；NMOS75As，能量5-8Kev，剂量3-6×1014cm-2；6)正硅酸乙酯热分解SiO2-2温度710-750℃，厚度200-260nm；然后反应离子刻蚀SiO2-2，形成侧墙-2压力200-250mτ，RF功率250-350W，CHF3/CF4/Ar＝40-60sccm/5-16sccm/200-300sccm；7)源/漏注入及快速热退火PMOS47BF2，能量25-35Kev，剂量1.5-3×1015cm-2；NMOS75As，能量40-55Kev，剂量2-4×1015cm-2；快速热退火温度1000-1020℃，时间4-8秒，形成源/漏结；8)源/漏区钴硅化物形成钴/钛复合膜的溅射，先溅钛膜4-7nm，再溅钴膜9-15nm；溅射功率都为700-900W，溅钛工作压力为4-6×10-3乇，溅钴为5-7×10-3乇；然后两次快速热退火加上其间进行选择腐蚀第一次快速热退火温度630-670℃，时间15-30秒；选择腐蚀后第二次快速热退火温度870-910℃，时间6-12分；9)化学气相淀积低温氧化硅和硼磷硅玻璃先化学气相淀积低温氧化硅温度350-450℃，薄膜厚度200-250nm；然后化学气相淀积硼磷硅玻璃温度350-450℃，薄膜厚度700-800nm；10)硼磷硅玻璃回流750-800℃，N2，时间20-30分钟；11)第一次SOG涂敷和热处理涂敷条...

【专利技术属性】
技术研发人员：徐秋霞，李瑞钊，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11[中国|北京]