制造半导体器件的方法技术

本发明专利技术公开了一种制造半导体器件的方法，所述方法包括：在半导体衬底上形成层间绝缘膜，所述衬底具有用于存储单元的第一栅极结构和用于控制晶体管的第二栅极结构，所述层间绝缘膜覆盖所述第一和第二栅极结构；退火所述层间绝缘膜；蚀刻所述层间绝缘膜以形成接触孔，暴露与所述第二栅极结构相关的导电区域；以及使用臭氧在所述层间绝缘膜的表面上和所述接触孔的表面上形成氧化膜。

【技术实现步骤摘要】

本专利技术涉及一种，尤其涉及这样一种，其中蚀刻层间绝缘膜以形成接触。
技术介绍
随着半导体器件集成水平的提高，使用比化学气相淀积(CVD)方法具有更好的间隙填补特性的O3-TEOS来形成层间绝缘膜，所述层间绝缘膜用于绝缘例如下单元或晶体管的下结构和上结构。通过随后的退火工艺而致密化由O3-TEOS形成的层间绝缘膜。不过，通过退火工艺进行的致密化向着层间绝缘膜的底部而变得程度较低。因此，在蚀刻层间绝缘膜以形成接触的过程中，形成了未被致密化的一部分层间绝缘膜，在层间绝缘膜底部被暴露，且因此在用来除去蚀刻剩余物的清洁工艺中丢失，造成了其下侧宽于其上侧的接触孔。随后的插塞材料可能不会完全填充到接触孔中。
技术实现思路
本专利技术的一实施例提供了一种，其中在蚀刻所述层间绝缘膜以形成接触时，能够防止由O3-TEOS形成的层间绝缘膜的底部在清洁工艺期间被除去。根据本专利技术的包括以下步骤使用O3-TEOS在具有形成于其中的预定结构的半导体衬底上形成层间绝缘膜；执行退火工艺以致密化所述层间绝缘膜；蚀刻所述层间绝缘膜的预定区域以形成接触，通过该接触暴露所述半导体衬底的预定区域；以及利用臭氧执行表面处理在所述层间绝缘膜的表面上形成氧化膜。根据本专利技术的包括以下步骤使用O3-TEOS在具有形成于其中的预定结构的半导体衬底上形成第一层间绝缘膜；执行退火工艺以致密化所述第一层间绝缘膜；在所述第一层间绝缘膜上形成第二层间绝缘膜；蚀刻所述第一和第二层间绝缘膜的预定区域以形成接触，通过该接触暴露所述半导体衬底的预定区域；以及使用臭氧执行表面处理在所述第一和第二层间绝缘膜的表面上形成氧化膜。所述退火工艺可以在氮气(N2)环境下在700到900℃的温度下执行30到60分钟。利用臭氧的表面处理可以在500到700℃的温度下执行。所述氧化膜可以形成至30到50的厚度。所述方法可以进一步包括在使用臭氧执行所述表面处理之后，执行清洁工艺除去形成接触时的蚀刻残余的步骤。所述清洁工艺可以使用包括以下一种或多种的化学品执行H2SO4、H2O2、NH4OH、HF和NH4F。第二层间绝缘膜可以使用四乙氧基硅烷(TEOS)氧化膜或高密度等离子体(HDP)氧化膜形成。附图说明图1A到1C为半导体器件的截面图，用于示出根据本专利技术的实施例的；图2A到2C为半导体器件的截面图，用于示出根据本专利技术的另一实施例的。具体实施例方式现在将参考附图结合优选实施例描述本专利技术。图1A到1C为半导体器件的截面图，用于示出根据本专利技术的实施例的。图1为截面图，用于示出形成NAND闪存器件的漏极接触的方法。该方法可以以同样方式应用到源极接触。参考图1A，在半导体衬底101上依次形成隧道氧化膜102、第一导电层103、介电膜104、第二导电层105和硬掩模膜106，在半导体衬底101上，通过预定工艺分隔出单元区A、选择晶体管区B和周边区C。然后执行使用预定掩模的光刻和蚀刻工艺，以形成堆叠栅极100和栅极200，在堆叠栅极100中在单元区A中堆叠有浮置栅极和控制栅极，在栅极200中在选择晶体管区B中堆叠有第一和第二导电层103、105。在周边区C中还形成栅极300，在栅极300中堆叠有第一和第二导电层103、105。在本实施例中通过同一工序形成单元区A的堆叠栅极100、选择晶体管区B的栅极200和周边区C的栅极300，但是被不同地用作存储单元或控制晶体管。换言之，将第一电压施加到单元区A的堆叠栅极100中的控制栅极，使得堆叠栅极作为存储单元而工作。将第二电压施加到栅极200和栅极300的第一和第二导电层103、105，使得栅极200和栅极300作为控制晶体管而工作。在另一实施例中，栅极200和300被施以不同的电压。形成绝缘膜107并然后进行毯式蚀刻(blanket etch)以被设置于单元区A的栅极100之间。在选择晶体管区B和周边区C的栅极200、300的侧壁上形成分隔体。然后执行离子注入工艺以形成源极区(未示出)和漏极区108。然后在整个结构上形成用于自对准接触蚀刻工艺的缓冲氧化膜109和氮化膜110。参考图1B，在整个结构上形成O3-TEOS层间绝缘膜111。在氮气(N2)气氛下在700到900℃的温度下执行退火工艺30到60分钟，以致密化或硬化层间绝缘膜111。在整个机构上形成光致抗蚀剂膜(未示出)之后，形成漏极接触孔112以暴露漏极108。通过光刻工艺形成漏极接触孔112。参考图1C，利用从氧产生的等离子体除去光致抗蚀剂膜(未示出)。然后用臭氧执行表面处理，以在层间绝缘膜111的表面上形成氧化膜113。使用臭氧的表面处理在500到700℃的温度下执行，使得氧化膜113形成至30到50的厚度。执行清洁工艺，以除去在除去光致抗蚀剂膜之后衬底上保留的聚合物残余。使用包括以下一种或多种物质的化学品执行清洁工艺H2SO4、H2O2、NH4OH、HF和NH4F。氧化膜113防止可能未充分硬化的层间绝缘膜111的底部被除去。结果，插塞材料可以更容易地完全填充到接触孔112中。图2A到2C为半导体器件的截面图，用于示出根据本专利技术的另一实施例的。图2为截面图，用于示出形成NAND闪存器件的漏极接触的方法。这一方法可以以相同的方式应用到源极接触。参考图2A，在半导体衬底201上依次形成隧道氧化膜202、第一导电层203、介电膜204、第二导电层205和硬掩模膜206，在半导体衬底201上，通过预定工艺分隔出单元区A、选择晶体管区B和周边区C。然后执行使用预定掩模的光刻和蚀刻工艺以形成堆叠栅极100，在堆叠栅极100中在单元区A中堆叠有浮置栅极203和控制栅极205。形成了栅极200，在栅极200中在选择晶体管区B中堆叠有第一的第二导电层203、205。在周边区C中形成其中堆叠有第一和第二导电层203、205的栅极300。单元区A的堆叠栅极100、选择晶体管区B的栅极200和周边区C的栅极300由同一工序形成，但用于不同的目的。换言之，将第一电压施加到堆叠栅极100中的控制栅极，使得堆叠栅极作为存储单元而工作以存储数据。将第二电压施加到栅极200的第一和第二导电层203、205，以将它们用作控制晶体管的部分。类似地，栅极300被用作控制晶体管。将第三电压施加到栅极300的层203、205。第二和第三电压可以不同或相同。在单元区A的栅极100之间提供绝缘膜。在栅极200、300的侧壁上形成分隔体207之后，执行离子注入工艺以形成源极区(未示出)和漏极区208。然后在整个结构上形成用于自对准接触蚀刻工艺的缓冲氧化膜209和氮化膜210。参考图2B，在整个结构上由O3-TEOS(四乙氧基硅烷)形成第一层间绝缘膜211。在氮气(N2)环境中在700到900℃的温度下执行退火工艺30到60分钟，以致密化层间绝缘膜211。然后在第一层间绝缘膜211上形成第二层间绝缘膜212。膜212可以由TEOS氧化膜或高密度等离子体(HDP)氧化膜形成。在整个结构上形成光致抗蚀剂膜(未示出)之后，通过光刻工艺形成漏极接触孔213以暴露漏极208。参考图2C，使用从氧产生的等离子体除去光致抗蚀剂膜(未示出)。然后使用臭氧执行表面处理以在第一和第二层间绝缘膜211、212的表面上形成氧化膜214。氧化膜214衬垫(line)本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，所述方法包括：在半导体衬底上形成层间绝缘膜，所述衬底具有用于存储单元的第一栅极结构和用于控制晶体管的第二栅极结构，所述层间绝缘膜覆盖所述第一和第二栅极结构；退火所述层间绝缘膜；蚀刻所述层间绝缘膜以形成接触孔，暴露与所述第二栅极结构相关的导电区域；以及使用臭氧在所述层间绝缘膜的表面上和所述接触孔的表面上形成氧化膜。

【技术特征摘要】
KR 2005-3-30 26528/051.一种制造半导体器件的方法，所述方法包括在半导体衬底上形成层间绝缘膜，所述衬底具有用于存储单元的第一栅极结构和用于控制晶体管的第二栅极结构，所述层间绝缘膜覆盖所述第一和第二栅极结构；退火所述层间绝缘膜；蚀刻所述层间绝缘膜以形成接触孔，暴露与所述第二栅极结构相关的导电区域；以及使用臭氧在所述层间绝缘膜的表面上和所述接触孔的表面上形成氧化膜。2.如权利要求1所述的方法，其中所述退火在氮气环境中在700到900℃的温度下执行30到60分钟。3.如权利要求1所述的方法，其中所述使用臭氧的表面处理在500到700℃的温度下执行。4.如权利要求1所述的方法，其中所述氧化膜形成至不超过50的厚度。5.如权利要求1所述的方法，还包括执行清洁工艺以去除所述蚀刻步骤带来的残余，其中所述氧化膜防止所述接触孔的下部上的所述层间绝缘膜在所述清洁工艺期间被过度去除。6.如权利要求1所述的方法，其中所述层间绝缘膜用O3-TEOS形成，其中所述导电区域为所述第二栅极结构的漏极或源极区。7.一种制造半导体器件的方法，所述方法包括在具有第一和第二栅极结构的半导体衬底上用...

【专利技术属性】
技术研发人员：张荣根，金相德，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]