具有低k介质埋层的SOI结构及其功率器件制造技术

本发明专利技术属于半导体功率器件技术领域。与常规具有介质埋层的ＳＯＩ功率器件相比，具有低介电系数介质埋层的ＳＯＩ功率器件结构采用了低ｋ（介电系数）材料，并且具有ＶＬｋ　　ＳＯＩ、Ｌｋ　　ＳＯＩ、ＶＬｋ　　ＰＳＯＩ和Ｌｋ　　ＰＳＯＩ功率器件四种结构。其实质是利用埋层介质的低ｋ特性提高埋层纵向电场强度，突破习用ＳｉＯ↓［２］埋层的电场为Ｓｉ层电场３倍的关系；利用变ｋ埋层界面处的附加场调制Ｓｉ有源层电场，二者均使器件耐压提高。同时，埋层的低介电系数使漂移区－衬底间电容降低，可提高器件的开关速度。利用本发明专利技术提供的低ｋ介质埋层ＳＯＩ结构，可以制作出性能优良的各类新结构高耐压器件，如：横向双扩散场效应晶体管、横向绝缘栅双极型功率晶体管、ＰＮ二极管、横向晶闸管等功率器件。

【技术实现步骤摘要】

具有低介电系数介质埋层的SOI功率器件结构及功率器件，属于半导体功率器件
，它特别涉及SOI(Semiconductor On Insulator)功率器件耐压

技术介绍
具有SOI(Silicon on Insulator)结构的功率器件(简称SOI功率器件)具有更高的工作速度、更好的绝缘性能、更强的抗辐射能力以及无可控硅自锁效应，因此SOI功率器件在VLSI领域的应用得到广泛关注。SOI功率器件的击穿电压取决于横向击穿电压和纵向击穿电压的较低者。SOI功率器件的横向耐压设计沿用成熟的Si基器件横向耐压设计的原理和技术，但由于结构和工艺的限制，如何提高器件的纵向耐压，成为SOI横向功率器件研究中的一个难点。典型的常规n型SOI LDMOSFET的结构如图1所示，由衬底半导体层1，介质埋层2，n型有源半导体层(S层)3，介质隔离区4，栅氧化层5，栅电极6，p型沟道区7，n+源区8，n+漏区9，漏电极10，源电极11组成。漏端下纵向电场分布如图2所示，常规SOI结构的纵向击穿电压主要由S层和I层承担，根据高斯定理，纵向击穿时的绝缘层电场为Ei＝εsEC.s/εi≈3EC.s，其中，EC.s是S层(Semiconductor层)的临界击穿电场，εs和εi分别是S层和I层(Insulator层)的介电常数，从而纵向耐压为VB0＝EC.s(0.5ts+3ti) (1)其中ti和ts分别是I层和S层的厚度。可见，I层电场受S层击穿电场的限制，纵向耐压随S层厚度和I层厚度的增加而提高，且同样厚度的I层耐压为S层的6倍，但受器件结构和工艺的限制，S层和I层都不能太厚。这是因为S层太厚，将为介质隔离带来困难；I层太厚，不仅工艺实施难度大，而且不利于器件散热。这方面的内容可见参考文献F.Udrea，D.Garner，K.Sheng，A.Popescu，H.T.Lim and W.I.Milne，“SOI power devices”，Electronics &Communication Engineering Journal，pp27-40(2000)；或，Warmerdan I.and Punt，W.，“High-voltage SOI for single-chip power”，Eur.Semicond.，June 1999，pp19-20(1999)。为了提高SOI器件纵向耐压，学者们提出了一系列器件结构。如美国专利YasuhiroUemoto，Katsushige Yamashlta，Takashi Miura，United states Patent，6,531738，Mar.11，2003，如图3所示，在氧化层2和顶层硅3之间插入一层p+耐压层12，使得漂移区耗尽而p+层不完全耗尽，且源端下的p+层耗尽区比漏端下的p+层耗尽区宽，这有利于顶层硅的耗尽层在漂移区均匀的扩展，从而提高器件耐压。这种器件结构可将击穿电压从常规结构的200V提高到400V。文献N.Yasuhara，A.Nakagawa and K.Furukawa，“SOI device structures implementing650V high voltage output devices on VLSIs”，IEDM Tech.Dig.，pp141～144，(1991)则是在氧化层2和顶层硅3之间插入一层n+耐压层13，如图4所示，n+层在增强埋氧层电场强度的同时屏蔽了埋氧层高电场对Si有源层的影响，从而避免器件过早在Si/SiO2界面的Si侧击穿，在ts＝20μm，ti＝3μm的情况下得到了650V的耐压。文献Kim I J，MatSumoto S，Sakai T，et al.Breakdown voltage improvement for thin-film SOI power MOSFET’s by a buried oxide stepstructure.IEEE Electron device letter，1994，15(5)148引入埋氧层阶梯结构(Buried Oxide StepStructure，BOSS)，如图5所示，该结构一方面降低了漏端Si/埋氧层界面Si侧电场，另一方面优化了器件的表面电场，从而提高了器件耐压。虽然文献“Jeon B C.，Kin D.Y.，Lee Y S，et al.Buried air gap Structure for improving the breakdown voltage of SOI power MOSFET’s.PowerElectronics and Motion Control Conference，2000.Proceedings.PIEMC 2000.15-18 Aug.2000，Vol.31061-1063”提出了埋空隙SOI结构，如图6所示，但其用意在于改善表面电场，且空气的临界击穿电场仅为2.5～3.5V/um，不能提高纵向耐压。迄今为止，SOI功率器件结构无一例外采用传统介质SiO2作为埋层。根据高斯定理，通过降低SOI埋层的介电系数而增强埋层纵向电场是提高器件纵向耐压的一条新的思路。低k(介电系数)材料具备低泄漏电流、高附着力、高硬度、低吸水性、高稳定等性能，可望作为SOI材料的埋层，能在较薄的I层下获得较高的击穿电压。近年来，随着超大规模集成电路中集成度的提高和延迟时间进一步减小，低k介质受到广泛关注，但目前均用于多层金属布线之间的绝缘以解决高速、低功耗等诸多问题。
技术实现思路
本专利技术的目的在于提出具有低k介质埋层的SOI结构及功率器件，其低k介质的介电系数k在1-3.9之间，通过低k提高埋层纵向电场，突破惯用SiO2埋层电场为Si的3倍关系。对于可变低k介质埋层SOI结构，变k介质埋层对横向电场的调制作用使器件横向耐压提高。同时，埋层的低介电系数使漂移区-衬底间电容降低，因而该结构不仅能提高器件的耐压，还可提高器件的开关速度。本专利技术详细技术方案如下 具有低k介质埋层的SOI功率器件结构，如图7所示，包括衬底层1、埋层，即介质层2、介质隔离区4、有源层，即S层3，其特征是，所述介质层2由介质层15和介质层16两部分组成，介质层2一侧与衬底1相连，另一侧与有源层3相连；所述介质层2两端与介质隔离区4相连；所述介质层15的介电系数在1-3.9之间。具有低k介质埋层的SOI功率器件结构，如图7所示，其中，介质层2中所述介质层15和介质层16可采用两种不同的介质材料，其中，介质层15为低k介质材料，介质层16可为低k介质材料，也可为SiO2或高k介质材料，如Si3N4；这样的SOI器件结构称为可变低k介质层SOI(Variable Low k dielectric layer，VLk SOI)功率器件结构。若介质层16为热导率高的氮化硅，则此结构不仅可以提高耐压，而且有利于散热。具有低k介质埋层的SOI功率器件结构，如图7所示，其中，介质层2中所述介质层15和介质层16的相对长度可以改变。具有低k介质埋层的SOI功率器件结构，如图8所示，其中，介质层2中所述介质层15和介质层16可以采用同一种低k介质；这样本文档来自技高网...

【技术保护点】
具有低ｋ介质埋层的ＳＯＩ功率器件结构，包括衬底层（１）、埋层，即介质层（２）、介质隔离区（４）、有源层，即Ｓ层（３），其特征是，所述介质层（２）由介质层（１５）和介质层（１６）两部分组成，介质层（２）一侧与衬底（１）相连，另一侧与有源层（３）相连；所述介质层（２）两端与介质隔离区（４）相连；所述介质层（１５）的介电系数在１－３．９之间。

【技术特征摘要】
1.具有低k介质埋层的SOI功率器件结构，包括衬底层(1)、埋层，即介质层(2)、介质隔离区(4)、有源层，即S层(3)，其特征是，所述介质层(2)由介质层(15)和介质层(16)两部分组成，介质层(2)一侧与衬底(1)相连，另一侧与有源层(3)相连；所述介质层(2)两端与介质隔离区(4)相连；所述介质层(15)的介电系数在1-3.9之间。2.根据权利要求1所述的具有低k介质埋层的SOI功率器件结构，其特征是，介质层(2)中所述介质层(15)和介质层(16)可采用两种不同的介质材料，其中，介质层(15)为低k介质材料，介质层(16)可为低k介质材料，也可为SiO2或高k介质材料，如Si3N4；这样的SOI器件结构可称为可变低k介质埋层SOI功率器件结构。3.根据权利要求2所述的具有低k介质埋层的SOI功率器件结构，其特征是，介质层(2)中所述介质层(15)和介质层(16)的相对长度可以改变。4.根据权利要求1所述的具有低k介质埋层的SOI功率器件结构，其特征是，介质层(2)中所述介质层(15)和介质层(16)可以采用同一种低k介质；这样的SOI器件结构可称为低k介质埋层SOI功率器件结构。5.根据权利要求2所述的具有低k介质埋层的SOI功率器件结构，其特征是，介质层(2)中所述介质层(15)和介质层(16)可以仅位于电场强度高的漂移区和电极端下方，形成部分隔离SOI结构；这样的SOI器件结构可称为可变低k介质埋层PSOI功率器件结构。6.根据权利要求4所述...

【专利技术属性】
技术研发人员：罗小蓉，李肇基，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：90[中国|成都]