半导体装置及其制造方法制造方法及图纸

一种半导体装置，其具备：被设置在所述半导体基板上的元件分离膜；被包围在所述元件分离膜中的、发挥作为集电极层的作用的有源区域；被设置在所述有源区域上的、含有合金层的导电层；被设置在所述导电层上的发射极层；被设置在所述发射极层上的发射极电极；覆盖所述发射极电极的侧面的第一膜；与所述导电层相邻接的ｐ↑［＋］扩散层；和在所述有源区域中，在第１合金层和所述元件分离膜之间中的杂质区域。ｐ↑［＋］扩散层和合金层之间扩展的边界位于杂质区域之上。

【技术实现步骤摘要】

本专利技术涉及一种。加速了手机、PDA、DVC和DSC的便携式电子设备机器的高功能化。在市场上要求小型且轻量的产品。根据该要求，要求高集成系统LSI。实现高集成系统LSI的模块的一例是高频率双极性晶体管。以高频率双极性晶体管的高性能化为目标的结构的一例是具有由硅锗(SiGe)合金组成的基极层的异质结双极性晶体管。特开2002-16077号公报公开了第一现有的SiGe基极异质结双极性晶体管。如图37所示，p型硅基板110具有埋入辅助集电极层101。在p型硅基板110上形成用于元件分离的LOCOS(Local Oxidation of Silicon)氧化膜(元件分离膜)103。因此，形成被包围在元件分离膜103中的有源区域102a。在元件分离膜103和有源区域102a上形成作为基极层发挥作用的外延生长的硅锗合金层107。在元件分离膜103中的、与有源区域102a相对应的左侧部分中，经由硅化钛膜113，形成由Al-Si合金组成的基电极141。在元件分离膜103中的、与有源区域102a相对应的右侧部分中形成具有到达埋入辅助集电极层101的深度的集电极开口。在集电极开口内，依次形成集电极补偿区域105、多晶硅膜111和硅化钛膜113。在硅化钛膜113上形成由Al-Si合金组成的集电极电极131。在除了元件分离膜103以外的有源区域102a上形成作为集电极层发挥作用的、磷掺杂的硅外延层102。在外延层102上依次形成作为基极层发挥作用的SiGe合金层107、作为发射极层发挥作用的硅外延膜108、多晶硅膜111和硅化钛膜113。在硅化钛膜113上形成由Al-Si合金组成的发射极电极121。在发射极层108和多晶硅膜111的周围形成由绝缘膜组成的侧壁115。在现有的结构中，为了形成截止频率高的高性能的双极性晶体管，而集电极-基极耗尽层直到高电流工作区不受到调制，因此需要高的集电极层(有源区域102a)的杂质浓度。但是，在现有结构中形成杂质浓度高的集电极层的情况下，不仅是发射极层(硅外延膜108)的正下方部分的集电极层，而且集电极层整体的杂质浓度变高。这使集电极-基极的结电容增加，寄生电容也随之增大。特开平4-179235号公报公开了第二现有的双极性晶体管的制造(参考图38和图39)。在图38中，n+型集电极埋入层201被形成在p-型硅基板(未图示)上。在n+型集电极埋入层201上形成作为集电极层发挥作用的n-型层(外延层)202。通过蚀刻残留作为集电极层和集电极取出层所需要的部分而去除n-型层202。元件分离区域包括具有被覆盖在氧化膜203表面上的槽、和埋入在其槽中的多晶硅膜204。在进行集电极形成和元件分离区域形成的基板的表面上形成平坦的氧化膜(埋入氧化膜)205。在氧化膜205上形成作为内部基极层发挥作用的p型SiGe(SiGe合金层)206。在SiGe合金层206上依次外延生长作为发射极层发挥作用的n型硅层207、和作为发射极/接触层(发射极电极)发挥作用的n+型硅层208。留下作为发射极所需的区域并将氧化膜209作为掩模蚀刻去除n+型硅层208和n型硅层207。而且在残留的p型SiGe层206中作为内部基极层工作的区域的外侧，将氧化膜(侧壁膜)210和氧化膜209作为掩模来使用而被蚀刻规定的深度。在这里通过选择外延生长形成作为外部基极层发挥作用的p+型SiGe层211。如图39所示，在现有的SiGe基极异质结双极性晶体管的结构中，n型硅层207(发射极层)具有位于比侧壁膜210的下面60更靠近上方的宽度较窄的上面50、和位于比侧壁膜210的下面60更靠近下方的宽度较宽的下面。位于n型硅层207的下方的发射极-基极接合的宽度We2比n+型硅层(发射极电极)208的宽度We1更大。在今后进一步制造高性能的半导体装置(SiGe基极异质结双极性晶体管)的情况下，通过进一步微细地加工n+型硅层(发射极电极)208使We1变细，作为其结果需要使发射极层的宽度We2微细化。但是，为了上述而高精度的曝光装置的导入不可欠缺，制造成本增加。
技术实现思路
本专利技术的目的在于提供具有杂质浓度高的集电极层的、降低发射极层的宽度的高性能的。本专利技术的一方面是含有半导体基板的半导体装置。在半导体基板上设置元件分离膜。被包围在元件分离膜中的有源区域发挥作为集电极层的作用。被设在有源区域上的导电层发挥作为基极层的作用。在导电层的一部分上设置发射极层。在发射极层上设置具有侧面的发射极电极。第一膜覆盖发射极电极的侧面。发挥作为外部基极层的作用的第一杂质区域与导电层相邻接。在位于发射极电极下的导电层的一部分和元件分离膜之间扩展的第二杂质区域被形成在有源区域的表面区域的一部分中。有源区域含有第一导电型杂质，第一杂质区域含有具有与第一导电型杂质相反的导电型的第二导电型杂质，第二杂质区域是与第一杂质区域的导电型相同的导电型，具有比第一杂质区域的导电性更小的导电性。本专利技术的另一方面是含有半导体基板的半导体装置。在半导体基板上设置元件分离膜。被包围在元件分离膜中的有源区域发挥作为发射极层的作用。被设置在有源区域上的导电层发挥作为基极层的作用。在导电层的一部分上设置发射极层。具有侧面的发射极电极被设置在发射极层上。第一膜覆盖发射极电极的侧面。发挥作为外部基极层的作用的第一杂质区域与导电层相邻接。在位于发射极电极下的导电层的一部分和元件分离膜之间扩展的第二杂质区域被形成在有源区域的表面区域的一部分中。有源区域含有第一导电型杂质，第一杂质区域含有具有与第一导电型杂质相反的导电型的第二导电型杂质，第二杂质区域是与第一杂质区域的导电型相同的导电型，具有比第一杂质区域的导电性更小的导电性。本专利技术的另一方面是含有半导体基板的半导体装置。在半导体基板上设置元件分离膜。被包围在元件分离膜中的有源区域发挥作为发射极层的作用。被设置在有源区域上的导电层发挥作为基极层的作用。在导电层的一部分上设置发射极层。具有侧面的发射极电极被设置在发射极层上。第一膜覆盖发射极电极的侧面。发挥作为外部基极层的作用的第一杂质区域与导电层相邻接。在位于发射极电极下的导电层的一部分和元件分离膜之间扩展的第二杂质区域被形成在有源区域的表面区域的一部分中。有源区域含有第一导电型杂质，导电层含有具有与第一导电型杂质相反的导电型的第三导电型杂质，第二杂质区域是与导电层的导电型相同的导电型，具有比导电层的导电性更小的导电性。本专利技术的另一方面是含有半导体基板的半导体装置。在半导体基板上设置元件分离膜。被包围在元件分离膜中的有源区域发挥作为发射极层的作用。被设置在有源区域上的导电层发挥作为基极层的作用。在导电层的一部分上设置发射极层。具有侧面的发射极电极被设置在发射极层上。第一膜覆盖发射极电极的侧面。发挥作为外部基极层的作用的第一杂质区域与导电层相邻接。在位于发射极电极下的导电层的一部分和元件分离膜之间扩展的第二杂质区域被形成在有源区域的表面区域的一部分中。有源区域含有第一导电型杂质，导电层含有具有与第一导电型杂质相反的导电型的第三导电型杂质，第二杂质区域是与有源区域的导电型相同的导电型，具有比有源区域的导电性更小的导电性。本专利技术的另一方面是含有半导体基板的半导体装置。在半导体基板上设置元件分离膜。被包围本文档来自技高网...

【技术保护点】
一种半导体装置，具备：半导体基板（１）；被设置在所述半导体基板（１）上的元件分离膜（３）；被包围在所述元件分离膜中的、发挥作为集电极层的作用的有源区域（２、２ａ）；被设置在所述有源区域上的、发挥作为基极层的作 用的导电层（４）；被设置在所述导电层的一部分（４ａ）上的发射极层（６）；具有侧面并设置在所述发射极层上的发射极电极（７ａ）；覆盖所述发射极电极的所述侧面的第一膜（９）；与所述导电层相邻接并发挥作为外部基极层的 作用的第一杂质区域（１０）；和被形成在所述有源区域（２、２ａ）的表面区域的一部分上，并在位于所述发射极电极的下方的所述导电层的一部分（４ａ）和所述元件分离膜之间扩展的第二杂质区域（２０）；所述有源区域含有第一导电型杂质，所述 第一杂质区域含有第二导电型杂质，其具有与所述第一导电型杂质相反的导电型，所述第二杂质区域（２０）是与所述第一杂质区域的导电型相同的导电型，具有比所述第一杂质区域的导电性小的导电性。

【技术特征摘要】
JP 2004-12-28 2004-380115;JP 2005-2-18 2005-0414701.一种半导体装置，具备半导体基板(1)；被设置在所述半导体基板(1)上的元件分离膜(3)；被包围在所述元件分离膜中的、发挥作为集电极层的作用的有源区域(2、2a)；被设置在所述有源区域上的、发挥作为基极层的作用的导电层(4)；被设置在所述导电层的一部分(4a)上的发射极层(6)；具有侧面并设置在所述发射极层上的发射极电极(7a)；覆盖所述发射极电极的所述侧面的第一膜(9)；与所述导电层相邻接并发挥作为外部基极层的作用的第一杂质区域(10)；和被形成在所述有源区域(2、2a)的表面区域的一部分上，并在位于所述发射极电极的下方的所述导电层的一部分(4a)和所述元件分离膜之间扩展的第二杂质区域(20)；所述有源区域含有第一导电型杂质，所述第一杂质区域含有第二导电型杂质，其具有与所述第一导电型杂质相反的导电型，所述第二杂质区域(20)是与所述第一杂质区域的导电型相同的导电型，具有比所述第一杂质区域的导电性小的导电性。2.根据权利要求1所述的半导体装置，其中，所述第一杂质区域(10)和所述导电层(4)之间的边界位于所述第二杂质区域(20)上。3.根据权利要求1所述的半导体装置，其中，所述第二杂质区域含有相互导电型不同的杂质。4.一种半导体装置，具备半导体基板(1)；被设置在所述半导体基板(1)上的元件分离膜(3)；被包围在所述元件分离膜中的、发挥作为集电极层的作用的有源区域(2、2a)；被设置在所述有源区域上的、发挥作为基极层的作用的导电层(4)；被设置在所述导电层的一部分(4a)上的发射极层(6)；具有侧面并设置在所述发射极层上的发射极电极(7a)；覆盖所述发射极电极的所述侧面的第一膜(9)；与所述导电层相邻接并发挥作为外部基极层的作用的第一杂质区域(10)；和被形成在所述有源区域(2、2a)的表面区域的一部分上，并在位于所述发射极电极的下方的所述导电层的一部分(4a)和所述元件分离膜之间扩展的第二杂质区域(20)；所述有源区域含有第一导电型杂质，所述第一杂质区域含有第二导电型杂质，其具有与所述第一导电型杂质相反的导电型，所述第二杂质区域(20)是与所述有源区域的导电型相同的导电型，具有比所述有源区域的导电性小的导电性。5.根据权利要求4所述的半导体装置，其中，所述第一杂质区域(10)和所述导电层(4)之间的边界位于所述第二杂质区域(20)上。6.根据权利要求4所述的半导体装置，其中，所述第二杂质区域含有相互导电型不同的杂质。7.一种半导体装置，具备半导体基板(1)；被设置在所述半导体基板(1)上的元件分离膜(3)；被包围在所述元件分离膜中的、发挥作为集电极层的作用的有源区域(2、2a)；被设置在所述有源区域上的、发挥作为基极层的作用的导电层(4)；被设置在所述导电层的一部分(4a)上的发射极层(6)；具有侧面并设置在所述发射极层上的发射极电极(7a)；覆盖所述发射极电极的所述侧面的第一膜(9)；与所述导电层相邻接并发挥作为外部基极层的作用的第一杂质区域(10)；和被形成在所述有源区域(2、2a)的表面区域的一部分上，并在位于所述发射极电极的下方的所述导电层的一部分(4a)和所述元件分离膜之间扩展的第二杂质区域(20)；所述有源区域含有第一导电型杂质，所述导电层含有第三导电型杂质，其具有与所述第一导电型杂质相反的导电型，所述第二杂质区域(20)是与所述导电层的导电型相同的导电型，具有比所述导电层的导电性小的导电性。8.根据权利要求7所述的半导体装置，其中，所述第一杂质区域(10)含有第二导电型杂质，其具有与所述第一导电型杂质相反的导电型，所述导电层由被设置在所述有源区域上的第一导电层(4a)、和被设置在所述第二杂质区域上的第二导电层(4b)组成，所述第二导电层的导电性大于所述第一导电层的导电性，而小于所述第一杂质区域的导电性。9.根据权利要求7所述的半导体装置，其中，所述第二杂质区域含有相互导电型不同的杂质。10.一种半导体装置，具备半导体基板(1)；被设置在所述半导体基板(1)上的元件分离膜(3)；被包围在所述元件分离膜中的、发挥作为集电极层的作用的有源区域(2、2a)；被设置在所述有源区域上的、发挥作为基极层的作用的导电层(4)；被设置在所述导电层的一部分(4a)上的发射极层(6)；具有侧面并设置在所述发射极层上的发射极电极(7a)；覆盖所述发射极电极的所述侧面的第一膜(9)；与所述导电层相邻接并发挥作为外部基极层的作用的第一杂质区域(10)；和被形成在所述有源区域(2、2a)的表面区域的一部分上，并在位于所述发射极电极的下方的所述导电层的一部分(4a)和所述元件分离膜之间扩展的第二杂质区域(20)；所述有源区域含有第一导电型杂质，所述第一杂质区域含有第三导电型杂质，其具有与所述第一导电型杂质相反的导电型，所述第二杂质区域(20)是与所述有源区域的导电型相同的导电型，具有比所述有源区域的导电性小的导电性。11.根据权利要求10所述的半导体装置，其中，所述第一杂质区域(10)含有第二导电型杂质，其具有与所述第一导电型杂质相反的导电型，所述导电层由被设置在所述有源区域上的第一导电层(4a)、和被设置在所述第二杂质区域上的第二导电层(4b)组成，所述...

【专利技术属性】
技术研发人员：井原良和，
申请(专利权)人：三洋电机株式会社，
类型：发明
国别省市：JP[日本]