固态成像器件及其制造方法技术

在（ａ）沿用于隔离像素单元的沟槽表面形成的缺陷控制层和（ａ）光电二极管之间的边界的部分中形成反型层。缺陷控制层为Ｐ型，光电二极管和反型层为Ｎ型。这里，反型层中的杂质浓度是光电二极管中杂质浓度的至少两倍。

【技术实现步骤摘要】

本专利技术涉及一种，具体地涉及一种用于小型化构成固态成像器件的像素单元的技术。
技术介绍
近些年来，对固态成像器件的高像素化的需求日益增长。为了满足对高像素化的这些需求，已经提出了对构成固态成像器件的像素单元进行小型化。结果，当考虑工艺精确性时借助硅隔离的局部氧化(LOCOS)难于将像素单元分开(参见未审专利公开No.11-74499)。为了解决该问题，作为一个实例，提出了浅沟槽隔离(STI)的使用。浅沟槽隔离在微制造技术中具有优越性，并因此，期望能够适用于将小型化的像素单元分开。但是，浅沟槽隔离由于在制造方法中出现的工艺损坏和在沟槽中注入的氧化硅膜的应力会导致晶体缺陷。当由于晶体缺陷产生的电子进入光电二极管时，会产生诸如暗电流和白划痕的图像缺陷。为了克服这一问题，已经建立了在光电二极管与沟槽连接的一侧上形成与光电二极管相反导电类型的杂质区域(下文简称为“杂质区”)的方法。借助这种布置，防止不需要的电子进入光电二极管成为可能。但是，形成杂质区导致饱和特性和灵敏度特性的减小。这一问题在尺寸为2.2μm见方或更小的像素单元中较为常见。因此，尚未实现包括2.2μm见方像素单元的固态成像器件。
技术实现思路
考虑到上述问题，本专利技术的目的是提供一种包括被小型化的像素而没有减小饱和特性和灵敏度特性的固态成像器件，以及一种制造该固态成像器件的方法。为了实现该目的，本专利技术的固态成像器件包括半导体衬底、和第一导电类型的阱，该阱形成在半导体衬底中并由沟槽分为多个像素单元，以将像素单元彼此隔离，该沟槽在平面图中形成网格图案，并且每个像素单元具有电荷积聚区、表面区、高浓度区和边界区，其中电荷积聚区为第二导电类型，表面区为第一导电类型并位于像素单元表面和电荷积聚区之间且接触电荷积聚区，高浓度区为第一导电类型，并通过添加第一导电类型的杂质而成为高浓度且沿沟槽表面定位，边界区为第二导电类型，接触高浓度区、表面区、和电荷积聚区，并将高浓度区与电荷积聚区分开，边界区中的杂质浓度高于电荷积聚区中的杂质浓度。借助这种结构，通过提供边界区，因为形成高浓度区(缺陷控制层)而尺寸有所减小的电荷积聚区(光电二极管)得到恢复。因此，有可能解决由于光电二极管的尺寸减小而导致的饱和特性和灵敏度特性的问题，并有可能小型化固态成像器件的像素单元。在这种情况下，优选边界区中杂质浓度的最大值是电荷积聚区中杂质浓度的最大值的至少两倍。本专利技术提供一种固态成像器件的制造方法，包括在硅衬底上形成第一导电类型的阱的第一工艺，在该阱中形成沟槽的第二工艺，在该沟槽的内表面上形成氧化硅膜的第三工艺，沿沟槽表面形成第一导电类型的高浓度区的第四工艺，形成第二导电类型的电荷积聚区使得该电荷积聚区与高浓度区相邻的第五工艺，以及形成第二导电类型的边界区使得边界区将高浓度区与电荷积聚区彼此隔离的第六工艺。借助该方法，在提供高浓度区(缺陷控制层)后，形成包括一部分高浓度区的与光电二极管相同导电类型的边界区。因此，有可能解决由于光电二极管的尺寸减小而导致的饱和特性和灵敏度特性的问题，并有可能小型化固态成像器件的像素单元。在这种情况下，可接受的是，在第二工艺中，通过蚀刻形成沟槽；在第三工艺中，通过热氧化形成氧化硅膜；在第四工艺中，通过注入第一导电类型的杂质的离子形成高浓度区；在第五工艺中，通过注入第二导电类型的杂质的离子形成电荷积聚区；在第六工艺中，通过注入第二导电类型的杂质的离子形成边界区。在这种情况下，优选地，在第六工艺中，边界区中杂质浓度的最大值是电荷积聚区中杂质浓度最大值的至少两倍。附图说明借助以下描述并结合说明本专利技术特定实施例的附图，本专利技术的这些和其他目的、优点和特征将显而易见。附图中图1是示出本专利技术的固态成像器件的总体结构的电路图；图2是示出本专利技术的固态成像器件的成像区结构的截面图；图3A-3C是在制造方法中本专利技术的固态成像器件的截面图；图4A-4C是在图3C所示工艺之后的制造方法中本专利技术的固态成像器件的截面图；图5A-5C是在图4C所示工艺之后的制造方法中本专利技术的固态成像器件的截面图；图6A-6C是在图5C所示工艺之后的制造方法中本专利技术的固态成像器件的截面图；图7A-7B是在图6C所示工艺之后的制造方法中本专利技术的固态成像器件的截面图；图8是示出在包括沟槽的固态成像器件1中的杂质分布的截面图；图9是示出常规固态成像器件中的杂质分布的截面图；图10是示出了图8和图9中所示的A-A线上的掺杂量的分布的曲线；图11是示出在图8和图9中所示的A-A线上砷的浓度分布的曲线。具体实施例方式下面将参照附图描述本专利技术的固态成像器件和该器件的制造方法。固态成像器件的总体结构下面将描述本实施例的固态成像器件的总体结构。图1是本专利技术的固态成像器件的总体结构的电路图。如图1所示，固态成像器件包括像素单元101、垂直移位寄存器102、水平移位寄存器103、水平开关104和放大器105，这些部件通过读脉冲线106、垂直选择线107、垂直信号线108和水平信号线109彼此连接。这里，每个像素单元101具有垂直选择开关110、读开关111和光电转换元件112，单元大小为2.2μm见方。像素单元101布置为矩阵并构成成像区。在像素单元101的矩阵中，每一行中的像素单元101共享垂直选择线107，并通过垂直选择开关110的控制电极各自连接到垂直选择线107。垂直移位寄存器102通过垂直选择线107将垂直扫描脉冲输入到垂直选择开关110的控制电极。同样在像素单元101的矩阵中，每一列中的像素单元101共享垂直信号线108，并通过读开关元件111的主电极之一各自连接到垂直信号线108。读开关111的其他主电极连接到光电转换元件112。此外，在像素单元101的矩阵中，每一列中的像素单元101共享读脉冲线106，并通过垂直选择开关110的主电极之一各自连接到读脉冲线106。垂直选择开关110的其他主电极连接到读开关111的控制电极。水平开关104的主电极之一连接到垂直信号线108，而其他主电极连接到水平信号线109。水平开关104的控制电极从水平信号电路103输入水平扫描脉冲。放大器105放大并输出水平信号线的信号电荷。这里，当垂直扫描脉冲从垂直移位寄存器102输入而读脉冲从水平移位寄存器103输入时，垂直选择开关110将作为输入脉冲产物的脉冲输入给读开关111的控制电极以使作为光电转换元件112的光电转换结果产生的信号电荷输出到垂直信号线108。在水平移位寄存器103将水平扫描脉冲输入到水平开关104并同样将水平读脉冲输入到读脉冲线106后，输出到垂直信号线108的信号电荷被发送到水平信号线109，并由放大器105大和输出。这里应注意，像素单元101的结构并不限于上述结构，像素单元101可具有其他结构。固态成像器件1的成像区域的结构下面将描述固态成像器件1的由像素单元101构成的成像区域的总体结构。图2是示出固态成像器件1的成像区域的结构的截面图。如图2所示，固态成像器件1包括其中形成光电二极管208和沟槽203的硅衬底201。硅衬底201包括其中形成P型阱的N型半导体衬底。这里，在图2中只示出P型阱部分而省略了N型部分。光电二极管208是N型半导体层，并在光电二极管208的表面上提供屏蔽层214。光电二极管20本文档来自技高网...

【技术保护点】
一种固态成像器件，包括：半导体衬底；和第一导电类型的阱，该阱形成在半导体衬底中并由沟槽分为多个像素单元，以将像素单元彼此隔离，该沟槽在平面图中形成网格图案，并且每个像素单元具有电荷积聚区、表面区、高浓度区和边界区，其中　 　电荷积聚区为第二导电类型，表面区为第一导电类型，位于像素单元表面和电荷积聚区之间，且接触电荷积聚区，高浓度区为第一导电类型，通过添加第一导电类型的杂质而成为高浓度，且沿沟槽表面定位，并且边界区为第二导电类型，接触高 浓度区、表面区和电荷积聚区，并将高浓度区与电荷积聚区分开，边界区中的杂质浓度高于电荷积聚区中的杂质浓度。

【技术特征摘要】
JP 2005-5-19 2005-1464881.一种固态成像器件，包括半导体衬底；和第一导电类型的阱，该阱形成在半导体衬底中并由沟槽分为多个像素单元，以将像素单元彼此隔离，该沟槽在平面图中形成网格图案，并且每个像素单元具有电荷积聚区、表面区、高浓度区和边界区，其中电荷积聚区为第二导电类型，表面区为第一导电类型，位于像素单元表面和电荷积聚区之间，且接触电荷积聚区，高浓度区为第一导电类型，通过添加第一导电类型的杂质而成为高浓度，且沿沟槽表面定位，并且边界区为第二导电类型，接触高浓度区、表面区和电荷积聚区，并将高浓度区与电荷积聚区分开，边界区中的杂质浓度高于电荷积聚区中的杂质浓度。2.权利要求1的固态成像器件，其中边界区中杂质浓度的最大值是电荷积聚区中杂质浓度的最大值的至少两倍。...

【专利技术属性】
技术研发人员：田中晶二，宫川良平，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]