半导体基底上的防护环系统技术方案

本发明专利技术提供一种半导体基底上的防护环系统，用以保护一集成电路。一第一防护环区域形成于该基底中的一阱区中。一第一电容形成于该第一防护环区域中。该电容包含有二阱接触区以及一第一介电层。该二阱接触区形成于该阱区中，且偏压于一第一供应电压。该第一介电层设于该二阱接触区之间，具有一第一边与该阱区接触。与该第一供应电压互补的一第二供应电压是提供与该第一介电层的一第二边，以于该第一介电层造成跨压，而提供一内建的局部电容。本发明专利技术所述半导体基底上的防护环系统，增加了空穴收集的能力。

【技术实现步骤摘要】

本专利技术是关于半导体装置，尤指可以增进对于扩散的离子与噪声的防护力的防护环结构。
技术介绍
防护环(guard ring)是一种防护性的结构，用来包围半导体装置中部分的主动区域。利用将防护环偏压到一个高或低的电压，防护环可以防堵离子污染或是噪声的扩散，而这些污染或是噪声可能在晶片制造过程中，穿过已经切割好的晶片的边缘。此外，防护环可以作为一个物理性的“墙”，隔离并提供半导体装置一个机构上的稳定状态。现有的集成电路具有数个电路群，每个电路群具有不同的特性以及担负不同的功能。某些电路群必须跟其他的电路群相隔离。传统上，尽管一个晶片可能有许多带有不同的特性的电路群，但是一个晶片只具有一单一的防护环来保护其中的所有的主动电路群。比较新的技术则使用多重的防护环，特别是当集成电路同时具有数字跟逻辑电路群时。举个例子来说，电路群的隔离对于降低噪声的扩散是必要的。在比较大的集成电路中，噪声很容易到处乱跑，而且容易引起许多不需要也无法控制的噪声耦合状况，保护环可以些许地阻挡噪声。此外，保护环也可以用以隔开具有不同操作电压的电路群。目前的高功率但是低电压的晶体管需要有不同的操作电压，而这就是电压栓锁(latch up)发生的原因之一。栓锁是指电路吃掉了大量无法控制的电流，而把电压锁死在一个不想要且无法控制的电平，所以造成了电路无法操作。当主动元件在操作时，电子或是空穴将会因为元件中的电压差，而在主动元件内流动。有些电子或是空穴会逃离主要的电流路径，然后跑到邻近的主动元件中，因而产生错误的动作、导致元件效能不佳、或是引起栓锁效应。防护环可以用来防止电子或是空穴跑到其他元件。一般的防护环是作为阱区或是基底的接触区，被适当的偏压来收集乱跑的电子或是空穴。为了降低少量载流子的移动，适当偏压的防护环也可以改善效能。传统防护环的配电，是将高电压(Vdd)接到N型阱区中的N+掺杂区，将接地电压(Vss)接到P型基底中的P+掺杂区。但是，一旦主动元件所产生的动态电流过大，而导致了区域性的电压下降，这样传统的防护环配电方法就不够了。区域性的电压下降不但会导致效能衰减，还会导致电路功能错误以及时序上的错乱。随着元件变的越小且需要更少的功率，这个问题益发严重。在最差的情况下，整个电路可能会因为区域性的电压下降，而根本就不能动作。因此，在防护环的设计上，除了收集乱跑的电子或是空穴的功能外，还需要有额外的设计来达到保护的目的。
技术实现思路
本专利技术提供一种于一半导体基底上的防护环(guard ring)系统，用以保护一集成电路(integrated circuit)。一第一防护环区域形成于该基底中的一阱区中。一第一电容形成于该第一防护环区域中。该电容包含有二阱接触区以及一第一介电层。该二阱接触区形成于该阱区中，且偏压于一第一供应电压。该第一介电层设于该二阱接触区之间，具有一第一边与该阱区接触。与该第一供应电压互补的一第二供应电压是提供与该第一介电层的一第二边，以于该第一介电层造成跨压，而提供一内建的局部电容。本专利技术是这样实现的本专利技术提供一种半导体基底上的防护环系统，该半导体基底上的防护环系统用以保护一集成电路，包含有一第一防护环区域，其中具有一电容，包含有二第一接触区，形成于该基底中，且偏压于一第一供应电压；以及一第一介电层，设于该二第一接触区之间，具有一第一边，透过该二第一接触区偏压于一第一供应电压，以及一第二边，偏压于一第二供应电压，以于该第一介电层造成跨压，而提供一内建的局部电容；以及一第二防护环区域，邻近于该第一防护环区域。本专利技术所述的半导体基底上的防护环系统，该第二防护环区域包含有至少二第二接触区，形成于该基底中，且偏压于该第二供应电压；以及一第二介电层，设于该二第二接触区之间，具有一第一边，透过该二第二接触区偏压于该第二供应电压，以及一第二边，偏压于该第一供应电压，以于该第二介电层造成跨压，而提供一内建的局部电容。本专利技术所述的半导体基底上的防护环系统，该第二防护环区域另包含有耦接到该第二供应电压的一接触区。本专利技术所述的半导体基底上的防护环系统，该第一防护环区域是被一预定导电型的一阱区所围绕。本专利技术所述的半导体基底上的防护环系统，另包含有一第一多晶层，设于该第一介电层上，以提供该第二供应电压。本专利技术所述的半导体基底上的防护环系统，另包含有一第一多晶层，设于该第二介电层上，以提供该第一供应电压。本专利技术所述的半导体基底上的防护环系统，该第一介电层是为输出/入晶体管所使用的氧化层所构成。本专利技术所述半导体基底上的防护环系统，增加了空穴收集的能力。附图说明图1中显示了两个传统的防护环；图2A中显示了一个传统的防护环以及依据本专利技术的一实施例的一个防护环；图2B中显示了一个传统的防护环以及依据本专利技术的一实施例的另一个防护环；图3A中同时显示了依据本专利技术的一实施例实施的两个防护环；图3B中同时显示了依据本专利技术的一实施例实施的另两个防护环。具体实施例方式为使本专利技术的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下以下提供防护环的仔细描述，用以提供除了收集乱跑的电子或是空穴的功能外的额外保护。图1为一CMOS元件100的局部剖面图。图1中同时显示了两个传统的防护环。结构上，于P型基底102上，CMOS元件100具有一N型阱104。主动元件PMOS 106就形成于N型阱104中。PMOS106可以是一单一元件，譬如说是一个晶体管，但也可以代表放在集成电路中一特定区域中的一群元件。N型阱104中也具有防护环108。防护环108是以一N型重掺杂区所构成。将防护环108接到适当的高电压，收集从NMOS 112所逃掉且跑过来的电子。在此例子中，防护环108连接到集成电路的一个操作电压上Vdd。另一个防护环110则形成在P型基底102上，用来收集从PMOS 106逃掉的空穴。NMOS 112所代表的，可以是单一个元件，譬如说单一个晶体管，或是放在集成电路中一特定区域中的一群元件。防护环110同时作为基底接触区，将P型基底102偏压到接地电位或是Vss。防护环可能会，也可能不会，环绕邻近主动的CMOS元件，而且，防护环也可以解读成由许多段所构成。以上的传统设计有个缺点，防护环108以及110所创造出来的电场并没有强壮到足以防止邻近CMOS装置所产生的噪声进入元件106以及112。增加多重的防护环是可以增强电场，但是增加的防护环往往需要有额外的IC面积与昂贵的成本。图2A为一CMOS元件200的局部剖面图。图2A中同时显示了一个传统的防护环210以及依据本专利技术的一实施例的一个防护环208。防护环208建立在一个N型阱中，大致上具有一个NMOS电容架构。结构上，于P型基底202上，CMOS元件200具有一N型阱204。主动元件PMOS 206就形成于N型阱204中。防护环208也在N型阱204中，具有一个电容结构，以N型阱204直接作为电容的下电极。另一个防护环区域，譬如说P型防护环210是放在P型基底202中，位于主动元件206跟212之间。P型防护环210与P型基底202之间P+/P-接面可以捕捉大多数射到P型基底202中的空穴。防护环210放置在邻近防护环208的地方。这里所谓“邻近”的意思是指防护环210与防护环20本文档来自技高网...

【技术保护点】
一种半导体基底上的防护环系统，其特征在于，该半导体基底上的防护环系统用以保护一集成电路，包含有：一第一防护环区域，其中具有一电容，包含有：二第一接触区，形成于该基底中，且偏压于一第一供应电压；以及一第一介电层，设于该 二第一接触区之间，具有一第一边，透过该二第一接触区偏压于一第一供应电压，以及一第二边，偏压于一第二供应电压，以于该第一介电层造成跨压，而提供一内建的局部电容；以及一第二防护环区域，邻近于该第一防护环区域。

【技术特征摘要】
US 2005-5-25 11/137,2411.一种半导体基底上的防护环系统，其特征在于，该半导体基底上的防护环系统用以保护一集成电路，包含有一第一防护环区域，其中具有一电容，包含有二第一接触区，形成于该基底中，且偏压于一第一供应电压；以及一第一介电层，设于该二第一接触区之间，具有一第一边，透过该二第一接触区偏压于一第一供应电压，以及一第二边，偏压于一第二供应电压，以于该第一介电层造成跨压，而提供一内建的局部电容；以及一第二防护环区域，邻近于该第一防护环区域。2.根据权利要求1所述的半导体基底上的防护环系统，其特征在于，该第二防护环区域包含有至少二第二接触区，形成于该基底中，且偏压于该第二供应电压；以及一第二介电层，设于该二第二接触区之间，具有一第一边，透过...

【专利技术属性】
技术研发人员：李政宏，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]