半导体器件及其制造方法技术

提供一种具有高工作性能和高可靠性的电路的半导体器件，并提高了半导体器件的可靠性，从而提高具有该半导体器件的电子设备的可靠性。上述目标通过结合下面的步骤来实现，即在沿一个方向扫描的同时，通过用连续波激光束或重复频率为１０ＭＨｚ或更大的脉冲激光束的辐射来使半导体层结晶的步骤；使用包括辅助图形的光掩膜或掩膜原版的光刻步骤，所述辅助图形由具有降低光强度功能的衍射光栅图形或半透射膜构成；以及通过使用具有低电子温度的高密度等离子体，对半导体膜、绝缘膜或导电膜的表面进行氧化、氮化或表面改性的步骤。

【技术实现步骤摘要】

本专利技术涉及，该方法包括对绝缘膜或半导体层进行等离子体处理的步骤。(2)
技术介绍
近年来，使用在具有绝缘表面的、诸如玻璃之类的基板上形成的半导体薄膜(厚度为约几纳米到几百纳米)形成场效应晶体管(包括MOS晶体管、薄膜晶体管、绝缘栅极晶体管等，下文中简称为“晶体管”)的技术已经受到关注。晶体管可广泛应用于集成电路、液晶显示装置等。此外，根据对电子设备更高性能的需求，需要开发具有更加精细的结构的晶体管。为了实现晶体管尺寸的减小，需要形成诸如具有薄的形状的栅极绝缘层之类的绝缘层，以及诸如栅极电极和源极即漏极引线之类的导电层。晶体管等的栅极绝缘层一般通过利用等离子体CVD、溅射等沉积薄膜来制造(例如，见专利文件1)。作为晶体管的应用领域，已知的有称为有源矩阵显示器的显示器技术。在这种有源矩阵显示器装置中，在排列于矩阵内的每个像素中设置了晶体管，利用晶体管的开关操作来驱动诸如液晶或电致发光元件之类的显示介质。在有源矩阵显示器中，扩展每个像素中的有效像素区域(对透射液晶显示器装置而言，指光透射区域对一个像素的比率，而对电致发光元件而言，指光发射区域对一个像素的比率)的开发工作已经取得进展。为了增加有效像素区域的面积，需要尽可能减少被设置在每一像素中的晶体管所占用的面积。此外，在普通基板上形成驱动电路和像素部分的开发也已经获得进展，以便降低生产成本。在它们之中，使用多晶硅膜的晶体管由于它的高速操作而众所周知，因为它比使用氢化的非晶硅膜的晶体管具有更高的电子场效应迁移率。通过使用薄膜晶体管在普通基板上形成驱动电路和像素部分的情况下，与利用诸如COG(玻璃上芯片)或以膜的形式将驱动IC安装在布线板上的TAB(带状元件自动绑定)之类的表面安装技术安装驱动电路的情况相比较，除像素区域(称为帧区域)以外的区域所占用的面积趋向于变得更大。为了减小帧区域的面积，也需要减小驱动电路的规模。关于像素配置，也已经做出各种尝试，例如将开关晶体管和诸如静态RAM(SRAM)之类的存储器元件组合在一个像素中。在前述的背景中，这样的技术已经众所周知，即，将包括由具有减小光强度功能的衍射光栅或半透射膜构成的辅助图形的光掩膜和掩膜原版应用到用于形成栅极电极的光刻工艺(例如，参见专利文件2)。另外，这样的技术也已经众所周知，即在第一层比第二层更宽的条件下形成具有两层结构的栅极电极，这两层结构采用不同的导电材料，使得通过第一层的一部分对半导体层进行掺杂(例如，参见专利文件3)。〔专利文件1〕日本专利公开号2001-135824〔专利文件2〕日本专利公开号2002-151523〔专利文件3〕日本专利公开号2002-203862然而，用CVD或溅射形成的厚度为几个纳米的绝缘膜在膜的内部具有缺陷。例如，在把用等离子体CVD形成的绝缘膜用作栅极绝缘膜的情况下，在半导体层和栅极电极之间存在着产生漏电流或短路的可能性。此外，尽管通过氧化半导体膜的表面可形成致密的绝缘膜，具有低热阻的节省成本的玻璃基板实际上被用作制造晶体管，因此，难以进行热氧化。(3)
技术实现思路
鉴于上述问题，本专利技术的目的是提供一种，与利用化学气相沉积、溅射等形成膜的情况相比较，通过该方法几乎没有缺陷的、致密和高质量的膜被形成为导电层、绝缘层、半导体层等。本专利技术的另一个目的是提供一种具有高性能和高可靠性的电路的半导体器件。本专利技术还有一个目的是提高半导体器件的可靠性以便提高具有该半导体器件的电子设备的可靠性。本专利技术再有一个目的是提供一种半导体器件，在该半导体器件中，多个元件形成在有限的区域中，将元件所占用的面积减到最小，以使可获得更高的分辨率(增加像素的数量)，以及根据器件尺寸的减小进一步减小每一像素间距的尺寸并获得用于驱动像素部分的驱动电路的高集成度。本专利技术的另一个目的是通过集成各种电路提高半导体器件的图像质量或减小器件的尺寸，以便提高具有该半导体器件的电子设备的质量。制造本专利技术的半导体器件的方法包括在沿一个方向扫描的同时，通过用连续波激光束或重复频率为10MHz或更大的脉冲激光束的辐射来使半导体层结晶的步骤；使用包括辅助图形的光掩膜或掩膜原版的光刻步骤，所述辅助图形由具有降低光强度功能的衍射光栅图形或半透射膜构成；以及通过使用具有低电子温度和高电子密度的等离子体，对半导体膜、绝缘膜或导电膜的表面进行氧化、氮化或表面改性的步骤。就是说，在本专利技术中，在用这样的水平减小场效应晶体管(在此假定为n型晶体管)的情况下，以使得采用下述条件，即栅极绝缘层的厚度为10到120nm或优选10到90nm、沟道长度为0.2到8μm或优选为0.52到3μm、提供低浓度杂质(LDD)区域以和栅极电极重叠且重叠的比率可根据驱动电压自由设计，不会引起短路沟道效应。关于用1.5V到6V或优选3到5V的驱动电压工作的移位寄存器和/或逻辑电路，进行前述步骤以使得低浓度杂质区域被设置成与与栅极电极重叠的长度为0.2到1μm。关于用比上述电压更高但不高过20V、通常在8到18V范围内的电压工作的晶体管，进行前述步骤以使得低浓度杂质区域被设置成与栅极电极重叠的长度为1到5μm。本专利技术的一个特征是提供一种半导体器件，该半导体器件包括通过用连续波激光或重复频率为10MHz到100GHz的脉冲激光结晶形成的半导体层；通过使用3eV或更低的电子温度和1×1011cm-3或更大的电子密度的等离子体产生的氧基和/或氮基的氧化和氮化处理在所述半导体层上形成的绝缘膜；和通过使用第一掩膜图形和第二掩膜图形在所述半导体层上方形成的导电层。通过使用包括辅助图形的光掩膜或掩膜原版，第一掩膜图形有意形成为具有不均匀的厚度，而第二掩膜图形不有意形成为具有不均匀的厚度，所述辅助图形由具有降低光强度功能的衍射光栅图形或半透射膜构成。本专利技术的一个特征是提供一种半导体器件，该半导体器件包括通过用连续波激光或重复频率为10MHz到100GHz的脉冲激光结晶形成的半导体层；通过使用3eV或更低的电子温度和1×1011cm-3或更大的电子密度的等离子体产生的氧基和/或氮基的氧化和氮化处理在所述半导体层上形成的第一绝缘膜；在第一绝缘膜上方形成的第二绝缘膜；和通过使用第一掩膜图形和第二掩膜图形在所述半导体层上方形成的导电层。通过使用包括辅助图形的光掩膜或掩膜原版，第一掩膜图形有意形成为具有不均匀的厚度，而第二掩膜图形不有意形成为具有不均匀的厚度，所述辅助图形由具有降低光强度功能的衍射光栅图形或半透射膜构成。本专利技术的一个特征是提供一种半导体器件，该半导体器件包括通过用连续波激光或重复频率为10MHz到100GHz的脉冲激光结晶形成的半导体层；通过使用3eV或更低的电子温度和1×1011cm-3或更大的电子密度的等离子体产生的氧基和/或氮基的氧化和氮化处理在所述半导体层上形成的绝缘膜；和通过使用第一掩膜图形和第二掩膜图形在所述半导体层上方形成的导电层。通过使用包括辅助图形的光掩膜或掩膜原版，第一掩膜图形有意形成为具有不均匀的厚度，而第二掩膜图形不有意形成为具有不均匀的厚度，所述辅助图形由具有降低光强度功能的衍射光栅图形或半透射膜构成。本专利技术的一个特征是提供一种制造半导体器件的方法，该方法包括用连续波激光或重复频率为10MHz到100GHz的脉冲激光结晶半导体层的第一步骤本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括：用从连续波激光或重复频率为１０ＭＨｚ到１００ＧＨｚ的脉冲激光构成的组中选择的激光使半导体层结晶；在使所述半导体层结晶后，通过使用３ｅＶ或更低的电子温度和１×１０↑［１１］ｃｍ↑［－３］或更大的电子密度的等离子体产生的氧基的氧化处理，在所述半导体层上形成绝缘层；在所述半导体层上方形成导电层；以及通过使用包括具有降低光强度功能的辅助图形的光掩膜或掩膜原版，通过使用有意形成为具有不均匀厚度部分的第一掩膜图形和形成为具有均匀厚度的第二掩膜图形刻蚀所述导电层。

【技术特征摘要】
JP 2005-6-2 2005-1623081.一种制造半导体器件的方法，包括用从连续波激光或重复频率为10MHz到100GHz的脉冲激光构成的组中选择的激光使半导体层结晶；在使所述半导体层结晶后，通过使用3eV或更低的电子温度和1×1011cm-3或更大的电子密度的等离子体产生的氧基的氧化处理，在所述半导体层上形成绝缘层；在所述半导体层上方形成导电层；以及通过使用包括具有降低光强度功能的辅助图形的光掩膜或掩膜原版，通过使用有意形成为具有不均匀厚度部分的第一掩膜图形和形成为具有均匀厚度的第二掩膜图形刻蚀所述导电层。2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述辅助图形由半透射膜构成。3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述辅助图形由衍射光栅图形构成。4.一种制造半导体器件的方法，包括用从连续波激光或重复频率为10MHz到100GHz的脉冲激光构成的组中选择的激光使半导体层结晶；在使所述半导体层结晶后，通过使用3eV或更低的电子温度和1×1011cm-3或更大的电子密度的等离子体产生的氮基的氮化处理，在所述半导体层上形成绝缘层；在所述半导体层上方形成导电层；以及通过使用包括具有降低光强度功能的辅助图形的光掩膜或掩膜原版，通过使用有意形成为具有不均匀厚度部分的第一掩膜图形和形成为具有均匀厚度的第二掩膜图形刻蚀所述导电层。5.如权利要求4所述的半导体器件的制造方法，其特征在于，所述辅助图形由半透射膜构成。6.如权利要求4所述的半导体器件的制造方法，其特征在于，所述辅助图形由衍射光栅图形构成。7.一种制造半导体器件的方法，包括用从连续波激光或重复频率为10MHz到100GHz的脉冲激光构成的组中选择的激光使半导体层结晶；在使所述半导体层结晶后，通过使用3eV或更低的电子温度和1×1011cm-3或更大的电子密度的等离子体产生的氧基的氧化处理，在所述半导体层上形成第一绝缘层；在所述第一绝缘层的上方沉积第二绝缘层；在所述半导体层上方形成导电层；以及通过使用包括具有降低光强度功能的辅助图形的光掩膜或掩膜原版，通过使用有意形成为具有不均匀厚度部分的第一掩膜图形和形成为具有均匀厚度的第二掩膜图形刻蚀所述导电层。8.如权利要求7所述的半导体器件的制造方法，其特征在于，在不暴露于空气的情况下，所述形成第一绝缘层和所述沉积第二绝缘层被连续地进行。9.如权利要求7所述的半导体器件的制造方法，其特征在于，所述辅助图形由半透射膜构成。10.如权利要求7所述的半导体器件的制造方法，其特征在于，所述辅助图形由衍射光栅图形构成。11.一种制造半导体器件的方法，包括用从连续波激光或重复频率为10MHz到100GHz的脉冲激光构成的组中选择的激光使半导体层结晶；在使所述半导体层结晶后，通过使用3eV或更低的电子温度和1×1011cm-3或更大的电子密度的等离子体产生的氮基的氮化处理，在所述半导体层上形成第一绝缘层；在所述第一绝缘层的上方沉积第二绝缘层；在所述半导体层上方形成导电层；以及通过使用包括具有降低光强度功能的辅助图形的光掩膜或掩膜原版，通过使用有意形成为具有不均匀厚度部分的第一掩膜图形和形成为具有均匀厚度的第二掩膜图形刻蚀所述导电层。12.如权利要求11所述的半导体器件的制造方法，其特征在于，在不暴露于空气的情况下，所述形成第一绝缘层和所述沉积第二绝缘层被连续地进行。13.如权利要求11所述的半导体器件的制造方法，其特征在于，所述辅助图形由半透射膜构成。14.如权利要求11所述的半导体器件的制造方法，其特征在于，所述辅助图形由衍射光栅图形构成。15.一种制造...

【专利技术属性】
技术研发人员：山崎舜平，挂端哲弥，大沼英人，永井雅晴，纳光明，坂仓真之，小森茂树，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：JP[日本]