半导体器件及其制造方法技术

一种半导体器件包括形成在绝缘层（１２）上的半导体层上的ｎ沟道ＭＩＳ晶体管和ｐ沟道ＭＩＳ晶体管，其中，ｎ沟道ＭＩＳ晶体管的沟道由具有双轴拉应变的应变硅层（２２）构成，而ｐ沟道ＭＩＳ晶体管的沟道由沿沟道长度方向具有单轴压应变的应变硅锗层（３１）构成。

【技术实现步骤摘要】

本专利技术涉及到，此半导体器件包括形成在同一个衬底上的n沟道MIS(金属绝缘体半导体)晶体管和p沟道MIS晶体管。
技术介绍
利用基于按比例缩小规则的微制造MOSFET，已经得到了CMOS电路性能的巨大改善。但目前在已经突破栅长度为50nm或以下的情况下，微制造所固有的各种问题正在突显出来。在这种情况下。为了进一步改善CMOS电路的性能，关键是创立一种提高沟道迁移率的技术。为了提高沟道迁移率，已经提出了将应变施加于形成沟道的硅的方法，或将硅锗(或锗)用于沟道的方法。将应变施加于硅的方法主要被分成二类，一类是用外延生长方法将硅形成在晶格弛豫的硅锗上，另一类是产生应力的氮化物膜被淀积在晶体管上。前者是一种双轴拉应变被施加于硅的方法，而后者是一种沿栅长度方向施加单轴拉应变的方法。此二种方法都能够提高nMOSFET的迁移率。但上述应变施加伴有的缺点是pMOSFET迁移率的提高很少或基本上没有提高。在很长一段时间内已经尝试过用双轴压应变的硅锗(或锗)作为沟道材料来提高pMOSFET的迁移率。基于这一想法，已经提出了一种CMOS结构，其中，应变的硅被用于nMOSFET的沟道，而应变的硅锗被用于pMOSFET的沟道(日本专利申请公开No.2001-160594)。但若锗组分小于50％，则利用具有双轴压应变的硅锗材料无法得到足够的例如大约2倍的迁移率提高。而且，就与nMOSFET分别制作、晶体缺陷、泄漏电流、栅绝缘膜的界面特性、与已有硅LSI工艺的兼容性等而言，高锗浓度沟道的使用存在着大量问题。如上所述，除非锗组分被提高从而施加大的应变，否则，其中用晶格应变来改善迁移率的常规CMOS结构仍然伴有无法得到n和p晶体管迁移率的足够提高的缺点。
技术实现思路
根据本专利技术的一种情况，提供了一种半导体器件，它包含绝缘膜；形成在绝缘膜上且具有双轴拉应变的应变硅层；形成在绝缘膜上且具有单轴压应变的应变硅锗层；形成在应变硅层上的n沟道MIS晶体管；以及形成在应变硅锗层上的p沟道MIS晶体管，此p沟道MIS晶体管的沟道长度方向相同于压应变的单轴方向。根据本专利技术的另一情况，提供了一种半导体器件，它包含绝缘膜；形成在绝缘膜上且具有双轴拉应变的第一应变硅层；形成在绝缘膜上且具有单轴拉应变的第二应变硅层；形成在第一应变硅层上的n沟道MIS晶体管；以及形成在第二应变硅层上的p沟道MIS晶体管，此p沟道MIS晶体管的沟道宽度方向相同于拉应变的单轴方向。根据本专利技术的另一情况，提供了一种半导体器件，它包含绝缘膜；形成在绝缘膜上且具有单轴拉应变的应变硅层；形成在绝缘膜上且具有单轴压应变的应变硅锗层；形成在应变硅层上的n沟道MIS晶体管，此n沟道MIS晶体管的沟道宽度方向相同于拉应变的单轴方向；以及形成在应变硅锗层上的p沟道MIS晶体管，此p沟道MIS晶体管的沟道长度方向相同于压应变的单轴方向。根据本专利技术的另一情况，提供了一种半导体器件，它包含绝缘膜；形成在绝缘膜上且具有单轴拉应变的第一应变硅层；形成在绝缘膜上且具有单轴拉应变的第二应变硅层；形成在第一应变硅层上的n沟道MIS晶体管，此n沟道MIS晶体管的沟道宽度方向相同于拉应变的单轴方向；以及形成在第二应变硅层上的p沟道MIS晶体管，此p沟道MIS晶体管的沟道宽度方向相同于拉应变的单轴方向。根据本专利技术的另一情况，提供了一种制造半导体器件的方法，它包含在绝缘膜上，形成被双轴压应变的硅锗层；选择性地腐蚀其中要形成n沟道MIS晶体管的硅锗层区的周围，从而在n沟道MIS晶体管形成区中留下小岛形的硅锗层部分；对n沟道MIS晶体管形成区中留下的小岛形硅锗层部分进行热处理，从而使硅锗层部分的晶格应变弛豫；选择性地腐蚀其中要形成p沟道MIS晶体管的硅锗层区的周围，从而留下沿沟道长度方向长而沿沟道宽度方向短的小岛形硅锗层部分，从而使硅锗层中沿沟道宽度方向的晶格应变弛豫，并保持沿沟道长度方向的单轴压应变；在n沟道MIS晶体管形成区中，在其中晶格应变被弛豫的硅锗层部分上形成硅层，从而形成具有双轴拉应变的应变硅层；以及在应变硅层中形成n沟道MIS晶体管，并在p沟道MIS晶体管形成区中，在具有单轴压应变的硅锗层部分上形成p沟道MIS晶体管。根据本专利技术的另一情况，提供了一种制造半导体器件的方法，它包含在绝缘膜上，形成被双轴压应变的硅锗层；选择性地腐蚀其中要形成n沟道MIS晶体管的硅锗层区的周围，从而在n沟道MIS晶体管形成区中留下小岛形的硅锗层部分；对n沟道MIS晶体管形成区中留下的小岛形硅锗层部分进行热处理，从而使硅锗层部分的晶格应变弛豫；选择性地腐蚀其中要形成p沟道MIS晶体管的硅锗层区的周围，从而留下沿沟道长度方向长而沿沟道宽度方向短的小岛形硅锗层部分，从而使硅锗层中沿沟道宽度方向的晶格应变弛豫，并保持沿沟道长度方向的单轴压应变；在n沟道MIS晶体管形成区中，在其中晶格应变被弛豫的硅锗层部分上形成硅层，从而形成具有双轴拉应变的第一应变硅层；在p沟道MIS晶体管形成区中，在具有单轴压应变的硅锗层部分上形成硅层，从而形成具有沿沟道宽度方向的单轴拉应变的第二应变硅层；以及在第一应变硅层中形成n沟道MIS晶体管，并在第二应变硅层上形成p沟道MIS晶体管。根据本专利技术的另一情况，提供了一种制造半导体器件的方法，它包含在绝缘膜上，形成被双轴压应变的硅锗层；选择性地腐蚀硅锗层，从而在各个n沟道MIS晶体管形成区和p沟道MIS晶体管形成区中留下沿沟道长度方向长而沿沟道宽度方向短的小岛形硅锗层部分，从而使硅锗层中沿沟道宽度方向的晶格应变弛豫，并保持沿沟道长度方向的单轴压应变；在n沟道MIS晶体管形成区中，在具有单轴压应变的硅锗层部分上形成硅层，从而形成沿沟道宽度方向具有单轴拉应变的应变硅层；以及在n沟道MIS晶体管形成区的应变硅层中形成n沟道MIS晶体管，并在p沟道MIS晶体管形成区中具有单轴压应变的应变硅锗层上形成p沟道MIS晶体管。根据本专利技术的另一情况，提供了一种制造半导体器件的方法，它包含在绝缘膜上，形成被双轴压应变的硅锗层；选择性地腐蚀硅锗层，从而在各个n沟道MIS晶体管形成区和p沟道MIS晶体管形成区中留下沿沟道长度方向长而沿沟道宽度方向短的小岛形硅锗层部分，从而使硅锗层中沿沟道宽度方向的晶格应变弛豫，并保持沿沟道长度方向的单轴压应变；在各个n沟道MIS晶体管形成区和p沟道MIS晶体管形成区中，在具有单轴压应变的硅锗层部分上形成硅层，从而形成沿沟道宽度方向具有单轴拉应变的应变硅层；以及在n沟道MIS晶体管形成区的应变硅层中形成n沟道MIS晶体管，并在p沟道MIS晶体管形成区的应变硅层上形成p沟道MIS晶体管。附图说明图1是平面图，示出了根据第一实施方案的CMOS半导体器件的简要结构；图2是剖面图，示出了根据第一实施方案的CMOS半导体器件的简要结构；图3A-3E是剖面图，示出了根据第一实施方案的CMOS半导体器件的制造步骤；图4A和4B是平面图，各示出了第一实施方案的不同变型；图5是剖面图，示出了根据第二实施方案的CMOS半导体器件的简要结构；图6是剖面图，示出了根据第二实施方案的CMOS半导体器件的制造步骤；图7是平面图，示出了根据第三实施方案的CMOS半导体器件的简要结构；图8是剖面图，示出了根据第三实施方案的CMOS半本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于包含：绝缘膜（１２）；应变硅层（２２），此应变硅层（２２）形成在绝缘膜（１２）上且具有双轴拉应变；应变硅锗层（３１），此应变硅锗层（３１）形成在绝缘膜（１２）上且具有单轴压应变；形成 在应变硅层（２２）上的ｎ沟道金属－绝缘体－半导体（ＭＩＳ）晶体管；以及ｐ沟道ＭＩＳ晶体管，此ｐ沟道ＭＩＳ晶体管形成在应变硅锗层（３１）上且沟道长度方向相同于单轴压应变的单轴方向。

【技术特征摘要】
JP 2005-5-31 2005-1605251.一种半导体器件，其特征在于包含绝缘膜(12)；应变硅层(22)，此应变硅层(22)形成在绝缘膜(12)上且具有双轴拉应变；应变硅锗层(31)，此应变硅锗层(31)形成在绝缘膜(12)上且具有单轴压应变；形成在应变硅层(22)上的n沟道金属-绝缘体-半导体(MIS)晶体管；以及p沟道MIS晶体管，此p沟道MIS晶体管形成在应变硅锗层(31)上且沟道长度方向相同于单轴压应变的单轴方向。2.根据权利要求1的半导体器件，其特征在于，还包含形成在应变硅层(22)与绝缘膜(12)之间的其中晶格应变被弛豫的非应变硅锗层(21)，且应变硅锗层(31)沿p沟道MIS晶体管的沟道长度方向伸长而沿p沟道MIS晶体管的沟道宽度方向缩短。3.根据权利要求2的半导体器件，其特征在于，n沟道MIS晶体管的非应变硅锗层(21)的沟道长度为5μm或以下，且沟道宽度为5μm或以下，p沟道MIS晶体管的应变硅锗层(31)的沟道宽度为5μm或以下，且沟道长度为10μm或以上。4.根据权利要求1的半导体器件，其特征在于，还包含以薄壁形式形成在绝缘膜(12)上的其中晶格应变被弛豫的非应变硅锗层(21)，应变硅层(22)被形成在非应变硅锗层(21)的二侧面上，且应变硅锗层(31)以薄壁形式被形成在绝缘膜(12)上，沿p沟道MIS晶体管的沟道长度方向伸长而沿p沟道MIS晶体管的沟道宽度方向缩短。5.根据权利要求1的半导体器件，其特征在于，还包含以薄壁形式形成在绝缘膜(12)上的其中晶格应变被弛豫的非应变硅锗层(21)，应变硅层(22)被形成在非应变硅锗层(21)的上表面和二侧面上，且应变硅锗层(31)以薄壁形式被形成在绝缘膜(12)上，且沿沟道长度方向伸长而沿沟道宽度方向缩短。6.一种半导体器件，其特征在于包含绝缘膜(12)；第一应变硅层(22)，此第一应变硅层(22)形成在绝缘膜(12)上且具有双轴拉应变；第二应变硅层(32)，此第二应变硅层(32)形成在绝缘膜(12)上且具有单轴拉应变；形成在第一应变硅层(12)上的n沟道MIS晶体管；以及形成在第二应变硅层(32)上的p沟道MIS晶体管，此p沟道MIS晶体管的沟道宽度方向相同于拉应变的单轴方向。7.根据权利要求6的半导体器件，还包含其中晶格应变被弛豫且形成在第一应变硅层(22)与绝缘膜(12)之间的非应变硅锗层(21)，以及在沿p沟道MIS晶体管的沟道长度方向具有单轴压应变的应变硅锗层(31)，其形成在第二应变硅层(32)与绝缘膜(12)之间的晶格应变沿p沟道MIS晶体管的沟道宽度方向被弛豫，且其中，第一应变硅层(22)被形成在非应变硅锗层(21)上，而第二应变硅层(32)被形成在应变硅锗层(31)上。8.根据权利要求7的半导体器件，其特征在于，应变硅锗层(31)沿p沟道MIS晶体管的沟道长度方向伸长，而沿p沟道MIS晶体管的沟道宽度方向缩短。9.根据权利要求7的半导体器件，其特征在于，n沟道MIS晶体管的非应变硅锗层(21)的沟道长度为5μm或以下，且沟道宽度为5μm或以下，p沟道MIS晶体管的应变硅锗层(31)的沟道宽度为5μm或以下，且沟道长度为10μm或以上。10.一种半导体器件，其特征在于包含绝缘膜(12)；应变硅层(42)，此应变硅层(42)形成在绝缘膜(12)上且具有单轴拉应变；应变硅锗层(31)，此应变硅锗层(31)形成在绝缘膜(12)上且具有单轴压应变；形成在应变硅层(42)上的n沟道MIS晶体管，此n沟道MIS晶体管的沟道宽度方向相同于单轴拉应变的单轴方向；以及形成在应变硅锗层(31)上的p沟道MIS晶体管，此p沟道MIS晶体管的沟道长度方向相同于单轴压应变的单轴方向。11.根据权利要求10的半导体器件，还包含沿n沟道MIS晶体管的沟道长度方向具有单轴压应变的另一应变硅锗层(41)，其形成在应变硅层(42)与绝缘膜(12)之间且晶格应变沿n沟道MIS晶体管的沟道长度方向被弛豫。12.根据权利要求11的半导体器件，其特征在于，应变硅锗层(31)沿p沟道MIS晶体管的沟道长度方向伸长，而沿p沟道MIS晶体管的沟道宽度方向缩短，且另一应变硅锗层(41)沿n沟道MIS晶体管的沟道长度方向伸长，而沿n沟道MIS晶体管的沟道宽度方向缩短。13.根据权利要求11的半导体器件，其特征在于，p沟道MIS晶体管的应变硅锗层(31)的沟道宽度为5μm或以下，且沟道长度为10μm或以上，各个n沟道MIS晶体管的另一应变硅锗层(41)的沟道宽度为5μm或以下，且沟道长度为10μm或以上。14.一种半导体器件，其特征在于包含绝缘膜(12)；第一应变硅层(42)，此第一应变硅层(42)形成在绝缘膜(12)上且具有单轴拉应变；第二应变硅层(32)，此第二应变硅层(32)形成在绝缘膜(12)上且具有单轴拉应变；形成在第一应变硅层(42)上的n沟道MIS晶体管，此n沟道MIS晶体管的沟道宽度方向相同于拉应变的单轴方向；以及形成在第二应变硅层(32)上的p沟道MIS晶体管，此p沟道MIS晶体管的沟道宽度方向相同于拉应变的单轴方向。15.根据权利要求14的半导体器件，其特征在于，还包含沿n沟道MIS晶体管的沟道长度方向具有单轴压应变的第一应变硅锗层(41)以及沿p沟道MIS晶体管的沟道长度方向具有单轴压应变的第二应变硅锗层(31)，第一应变硅锗层(41)形成在第一应变硅层(42)与绝缘膜(12)之间且晶格应变沿n沟道MIS晶体管的沟道宽度方向被弛豫，而第二应变硅锗层(31)形成在第二应变硅层(32)与绝缘膜(12)之间且晶格应变沿p沟道MIS晶体管的沟道宽度方向被弛...

【专利技术属性】
技术研发人员：入沢寿史，沼田敏典，手塚勉，杉山直治，高木信一，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]