一种深沟槽大功率MOS器件及其制造方法技术

本发明专利技术公开了一种大功率ＭＯＳ器件以及一种制造大功率ＭＯＳ器件的方法。该方法包括以下步骤：成长场氧化层；去除氮化硅；去除二氧化硅；成长硬掩膜；沟槽光刻；沟槽主刻蚀；沟槽底部离子注入；沟槽底部圆化刻蚀；去除硬掩膜；成长栅氧化层；成长多晶硅栅；金属层互连。利用本发明专利技术制造的大功率ＭＯＳ器件深沟槽底部栅氧化层的厚度比沟槽上的栅氧化层厚，其栅极和漏极之间的寄生电容ＣＧＤ较小，有较好的频率特性。本发明专利技术可应用于ＭＯＳ器件制造技术。

【技术实现步骤摘要】

本专利技术涉及一种大功率MOS器件以及大功率MOS器件的制造方法，尤其涉及一种深沟槽结构大功率MOS器件及其制造方法。
技术介绍
功率MOS器件相对于双极器件具有更好的集成性，已经成为当今功率器件发展的主流。深沟槽型大功率MOS器件相对平面大功率MOS器件，其集成度更高，因而最大限度的满足了大电流及低开关损耗的要求，使深沟槽型大功率MOS器件成为功率MOS器件的主流。现在大多数的高性能大功率MOS器件都是采用深沟槽结构大功率MOS器件。这种大功率MOS器件在低功率损耗方面优势显著。随着功率MOS器件更多的应用到通讯设备中，对功率MOS器件频率特性的要求也不断提高。但其在频率特性方面的不足也较明显。已有技术中常用的深沟槽结构大功率MOS器件结构如图1所示。由于它应用了纵向MOS晶体管结构，它的MOS晶体管原胞尺寸相对平面结构的MOS晶体管原胞尺寸大大减小。所以在同样的芯片面积内可集成更多的MOS晶体管原胞，因而大大减低了功率损耗。这是该结构的优势。已有技术深沟槽结构大功率MOS器件的电路示意图如图2所示。该深沟槽结构大功率MOS器件在栅极和漏极之间及栅极和源极之间有较大的寄生电容。寄生电容包括CGD(栅-漏电容gate to drain capacitance)和CGS(栅-源电容gate to source capacitance)。栅极和漏极之间的寄生电容CGD，因为深沟槽底部面积大，CGD相应也很大。这大大地降低了器件的频率特性。如图4所示，已有技术中制造深沟槽大功率MOS器件的方法步骤如下第一步，成长场氧化层；第二步，去除氮化硅；第三步，去除二氧化硅；第四步，成长硬掩膜；第五步，沟槽光刻；第六步，沟槽主刻蚀；第七步，沟槽底部圆化刻蚀；第八步，去除硬掩膜；第九步，成长栅氧化层；第十步，成长多晶硅栅；第十一步，金属层互连。在上述已有技术中，深沟槽的形成需要经过两部步刻蚀工艺。第六步沟槽主刻蚀使沟槽达到相应的深度，在沟槽主刻蚀之后沟槽的结构如图6所示。沟槽主刻蚀后进行沟槽底部注入掺杂时，虽然理论上要求离子注入为0度注入，但现实工艺不可能绝对为0度，沟槽侧壁有轻度掺杂。已有技术中第七步沟槽底部圆化刻蚀是各向同性刻蚀，各向同性刻蚀时正好会去掉沟槽侧壁这部分被掺杂的硅，而只有沟槽底部留下杂质，这使沟槽底部变圆，沟槽侧壁光滑。在进行上述步骤的沟槽底部圆化刻蚀之后深沟槽大功率MOS器件的结构图如图7所示，其中虚线为沟槽主刻蚀的沟槽的形状。
技术实现思路
本专利技术所要解决的技术问题是提供一种深沟槽大功率MOS器件，在不牺牲低功率损耗特性的前提下，具有较好的频率特性。本专利技术要解决的另一技术问题是提供一种制造上述深沟槽大功率MOS器件的方法。为解决上述技术问题，本专利技术一种深沟槽大功率MOS器件，其深沟槽底部栅氧化层的厚度比沟槽上的栅氧化层厚。为解决上述技术问题，本专利技术一种深沟槽大功率MOS器件的制造方法包括以下步骤第一步，成长场氧化层；第二步，去除氮化硅；第三步，去除二氧化硅；第四步，成长硬掩膜；第五步，沟槽光刻；第六步，沟槽主刻蚀；第七步，沟槽底部离子注入；第八步，沟槽底部圆化刻蚀； 第九步，去除硬掩膜；第十步，成长栅氧化层；第十一步，成长多晶硅栅；第十二步，金属层互连。本专利技术一种深沟槽大功率MOS器件，深沟槽底部栅氧化层比沟槽上的栅氧化层厚，有较好的频率特性。本专利技术一种制造上述深沟槽大功率MOS器件的方法，在深沟槽两步刻蚀工艺中间加入一步沟槽底部离子注入，使得深沟槽底部掺杂，因而在栅氧化时氧化得更快更厚，从而减小栅极和漏极之间的寄生电容。可以在不牺牲低功率损耗特性的前提下，大幅度改善器件的频率特性。附图说明下面结合附图和实施例对本专利技术作进一步描述图1为已有的深沟槽大功率MOS器件结构图；图2为已有的深沟槽大功率MOS器件电路示意图；图3为本专利技术的深沟槽大功率MOS器件结构图；图4为已有的深沟槽大功率MOS器件的制作方法流程图；图5为本专利技术的大功率MOS器件的制作方法流程图；图6为已有技术中沟槽主刻蚀之后沟槽的结构图；图7为已有技术中沟槽底部圆化刻蚀后沟槽的结构图。具体实施例方式本专利技术提出一种深沟槽大功率MOS器件以及一种制造上述深沟槽大功率MOS器件的方法，可适用于大功率MOS器件制造。如图3所示，本专利技术的一种深沟槽大功率MOS器件，其深沟槽底部栅氧化层的厚度比沟槽上的栅氧化层厚。图3中EPI N指N型外缘层，BODY为晶体管衬底。本专利技术的大功率MOS器件的CGD由于栅氧化层厚度的增大而大大减小。如图5所示，本专利技术一种制造上述深沟槽大功率MOS器件的方法包括以下步骤第一步，成长场氧化层(locally oxidized silicon，简称)；第二步，去除氮化硅；第三步，去除二氧化硅；第四步，成长硬掩膜；第五步，沟槽光刻；第六步，沟槽主刻蚀；第七步，沟槽底部离子注入；第八步，沟槽底部圆化刻蚀；第九步，去除硬掩膜；第十步，成长栅氧化层；第十一步，成长多晶硅栅；第十二步，金属层互连。其中第四步的硬掩膜成长可采用二氧化硅。本专利技术一种深沟槽大功率MOS器件的深沟槽底部栅氧化层的厚度比沟槽上的栅氧化层厚，栅极和漏极之间的寄生电容较小，可以提高MOS器件的频率特性。本专利技术一种制造上述深沟槽大功率MOS器件的方法在沟槽主刻蚀和沟槽底部圆化刻蚀之间增加沟槽底部离子注入的步骤，使得深沟槽底部掺杂而在栅氧化时氧化得更快更厚，在不影响正常沟槽上栅氧层厚度的情况下，增厚深沟槽底部栅氧化层厚度从而减小栅极和漏极之间的寄生电容CGD来改善其频率特性。本文档来自技高网...

【技术保护点】
一种深沟槽大功率ＭＯＳ器件，其特征在于，其深沟槽底部栅氧化层的厚度比沟槽上的栅氧化层厚。

【技术特征摘要】
1.一种深沟槽大功率MOS器件，其特征在于，其深沟槽底部栅氧化层的厚度比沟槽上的栅氧化层厚。2.一种制造权利要求1所述的深沟槽大功率MOS器件的方法，其特征在于，包括以下步骤第一步，成长场氧化层；第二步，去除氮化硅；第...

【专利技术属性】
技术研发人员：李建文，陈志伟，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31[中国|上海]