用于无应力导体去除的系统和方法技术方案

在包括接收构图的半导体衬底的双镶嵌结构中形成半导体的系统和方法。半导体衬底具有填充图形中的多个部件（１０２，１０４，１０６）的第一导电互连材料。第一导电互连材料具有过覆盖部分（１１２）。平坦化过覆盖部分。在平坦化处理中基本完全去除过覆盖部分。减少掩模层并在平坦化的过覆盖部分上形成后续介电层（１１３０）。在后续介电层上形成掩模。在后续介电层中形成一个或多个部件并且用第二导电互连材料填充。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术通常涉及双镶嵌半导体制造处理，具体涉及在半导体制造处理中用于平坦化部件(features)和层的方法和系统。
技术介绍
在半导体制造中单和双镶嵌制造处理变得更加普及。在典型的镶嵌制造处理中，在预先构图的形成在半导体衬底中的沟槽和通路中或形成在半导体衬底上的薄膜中淀积一或多种导电材料以形成需要的电路互连，常常形成导电材料的过量的或过覆盖(overburden)部分。导电材料的过覆盖部分是不需要并且不希望的，对于制造双镶嵌部件以及提供用于后续处理的平坦化表面都是必须去除的。典型地通过化学机械抛光(CMP)和电化学抛光(ECP)(例如，蚀刻)处理以及CMP和ECP处理的结合从半导体衬底去除导电材料的过覆盖部分。这些处理的每个都具有明显的不足。例如，典型地ECP具有相对较低的产量，较差的均匀性并且不能有效去除不导电材料。CMP需要实体接触处理，典型地该处理留下导电残留物，或造成各种材料的腐蚀，或导致不均匀去除，并且不能适宜地平坦化互连以及夹层介电材料(ILD)的顶面。CMP也对余下的互连和ILD结构造成应力相关的损坏(例如，夹层脱离，剥落)。目前使用材料的较差夹层粘附特性进一步恶化了CMP引起的应力损坏。减少CMP处理的实际作用力(physical force)以减少实际应力(physical stress)常常导致不能接受的低产率和其它较差处理性能参数。CMP也造成典型地随部件尺寸和密度变化的ILD的过量侵蚀。根据前述，需要改进的平坦化系统和方法以均匀并基本上去除过覆盖材料同时最小化对剩余部件的实际应力。改进的平坦化系统和方法适于用在半导体制造中以及用于如镶嵌处理或其它半导体制造处理。
技术实现思路
广泛地讲，本专利技术通过提供用于在双镶嵌结构中形成半导体的改进系统和方法满足这些需要。可理解为通过包括如处理、装置、系统、计算机可读介质、或者器件的多种方式完成本专利技术。下面描述本专利技术的几个创造性实施例。一个实施例提供一种用于在包括接收构图的半导体衬底的双镶嵌结构中形成半导体的方法。该半导体衬底具有填充图形中的多个部件的第一导电互连材料。第一导电互连材料具有过覆盖部分。平坦化过覆盖部分。在平坦化处理中基本完全去除过覆盖部分。减少掩模层并且在平坦化的过覆盖部分上形成后续的介电层。在后续的介电层上形成掩模。在后续介电层中形成一或多个部件并且用第二导电互连材料填充所述部件。平坦化过覆盖部分包括较低的向下力的CMP处理。平坦化过覆盖部分包括无应力平坦化处理。掩模层包括两个或多个掩模层。减少掩模层包括去除两个或多个掩模层的一个的至少一部分。减少掩模层包括去除两个或多个掩模层的至少一个。两个或多个掩模层的至少一个包括导电材料。减少掩模层包括去除掩模层。减少掩模层包括去除与掩模层的剩余部分基本齐平的第一导电填充材料的一部分。减少掩模层包括蚀刻掩模层。在平坦化的过覆盖部分上形成后续的介电层包括施加一个或多个后续介电层。后续介电层包括低k介电材料。在平坦化的过覆盖部分上形成后续介电层包括平坦化后续介电层。平坦化后续介电层包括在后续介电层中识别不平坦，在后续介电层上形成第二介电层，并平坦化第二介电层。第二介电层可为基本平坦材料。第二介电层可是旋涂玻璃。后续介电层可是低k介电材料。另一实施例提供在包括接收构图的半导体衬底的双镶嵌结构中形成半导体的方法。构图的半导体衬底具有填充图形中的多个部件的第一导电互连材料。第一导电互连材料具有过覆盖部分。平坦化过覆盖部分。在平坦化处理中基本完全去除过覆盖部分。去除掩模层。在平坦化的过覆盖部分上形成后续的介电层。在后续的介电层上形成掩模。在后续介电层中形成一个或多个部件并且用第二导电互连材料填充一或多个部件。去除掩模层包括蚀刻掩模层。另一实施例提供在包括接收构图的半导体衬底的双镶嵌结构中形成半导体的方法。构图的半导体衬底具有填充图形中的多个部件的第一导电互连材料。第一导电互连材料具有过覆盖部分。平坦化过覆盖部分其中在平坦化处理中基本完全去除过覆盖部分。减少掩模层并在平坦化的过覆盖部分上形成后续的介电层。形成后续介电层包括在后续介电层中识别不平坦，在后续介电层上形成第二介电层，并平坦化第二介电层。在后续介电层上形成掩模。在后续介电层中形成一个或多个部件。用第二导电互连材料填充该一个或多个部件。平坦化第二介电层包括蚀刻第二介电层。本专利技术提供改进平坦化、更多精确掩模应用的优点。进一步，通过从介电叠层基本去除非低k介电材料减少介电叠层的整体k值。从结合附图、通过本专利技术原理示例说明的下面详细描述，本专利技术的其它方面和优点变得明显。附图说明通过结合下面附图的详细描述更容易理解本专利技术，并且相同的附图标记表示相同的结构元件。图1表示根据本专利技术一个实施例的在双镶嵌处理中的构图的半导体衬底。图2表示根据本专利技术一个实施例的增加的附加层。图3表示根据本专利技术一个实施例的基本平坦的过覆盖部分。图4A表示根据本专利技术一个实施例的经历了第二蚀刻处理的衬底。图4B表示根据本专利技术一个实施例的经历了阻挡去除处理的衬底。图5是根据本专利技术一个实施例的，执行局部平坦化的方法操作的流程图。图6A-6D表示根据本专利技术一个实施例的，对衬底施加的一系列化学转化和回蚀处理以提高局部均匀性。图7是根据本专利技术一个实施例的对衬底施加的化学转化和回蚀处理以提高局部均匀性的方法操作的流程图。图8是根据本专利技术一个实施例的校正整体不均匀性的方法操作的流程图。图9表示根据本专利技术一个实施例的基本去除的、平坦化的过覆盖部分。图10是根据本专利技术一个实施例的方法操作的流程图。图11A表示根据本专利技术一个实施例的在双镶嵌处理中的构图并填充的半导体衬底。图11B表示根据本专利技术一个实施例的在双镶嵌处理中的构图、填充并平坦化的半导体衬底。图11C表示根据本专利技术一个实施例的在双镶嵌处理中的蚀刻的半导体衬底。图11D表示根据本专利技术一个实施例的具有后续介电层的半导体衬底。图11E表示根据本专利技术一个实施例的具有在后续介电层顶上形成的掩模层的半导体衬底。图11F表示根据本专利技术一个实施例的具有在介电层中形成的部件的半导体衬底。图11G是根据本专利技术一个实施例的用于去除剩余导电填充材料直到期望终点的方法操作的流程图。图12A到12D表示在去除到终点处理的各种实施例中掩模层和导电材料的区域的详细视图。图13是根据本专利技术一个实施例的施加后续介电层的方法操作的流程图。图14A表示根据本专利技术一个实施例的构成介电层的多个介电层。图14B表示根据本专利技术一个实施例的在半导体衬底上的第三介电层。图14C表示根据本专利技术一个实施例的平坦化的第三介电层。具体实施例方式现在描述用于改进的平坦化系统和方法的几个示例性实施例。对那些本领域技术人员很显然可以实践本专利技术而不限于在此阐明的一些或所有具体细节。改进的平坦化系统和方法的一个实施例提供改进的遍及半导体衬底的局部的局部平坦化均匀性。改进的局部平坦化均匀性基本消除了由在下面的层中的部件以及淀积处理中的变化引起的局部不均匀性。另外的实施例提供遍及整个衬底的改进的整体平坦化均匀性(例如，与中心均匀性相比的边缘均匀性)。图1表示根据本专利技术一个实施例的在双镶嵌处理中的构图的半导体衬底100。构图衬底100作为半导体制造处理如双镶嵌制造处理的一部分。使用掩模构图衬底100。衬本文档来自技高网...

【技术保护点】
一种用于在双镶嵌结构中形成半导体的方法包括：接收具有填充图形中的多个部件的第一导电互连材料的构图的半导体衬底，第一导电互连材料具有过覆盖部分；平坦化过覆盖部分，在平坦化处理中基本完全去除过覆盖部分；减少掩模层；在平坦化的过覆盖部分上形成后续的介电层；在后续介电层上形成掩模；在后续介电层中形成一个或多个部件；以及用第二导电互连材料填充一个或多个部件。

【技术特征摘要】
【国外来华专利技术】US 2004-1-30 10/769,5221.一种用于在双镶嵌结构中形成半导体的方法包括接收具有填充图形中的多个部件的第一导电互连材料的构图的半导体衬底，第一导电互连材料具有过覆盖部分；平坦化过覆盖部分，在平坦化处理中基本完全去除过覆盖部分；减少掩模层；在平坦化的过覆盖部分上形成后续的介电层；在后续介电层上形成掩模；在后续介电层中形成一个或多个部件；以及用第二导电互连材料填充一个或多个部件。2.根据权利要求1的方法，其中平坦化过覆盖部分包括低的向下力的CMP处理。3.根据权利要求1的方法，其中平坦化过覆盖部分包括无应力平坦化处理。4.根据权利要求1的方法，其中掩模层包括两个或多个掩模层。5.根据权利要求4的方法，其中减少掩模层包括去除两个或多个掩模层的一个的至少一部分。6.根据权利要求4的方法，其中减少掩模层包括去除两个或多个掩模层的至少一个。7.根据权利要求4的方法，其中两个或多个掩模层的至少一个包括导电材料。8.根据权利要求1的方法，其中减少掩模层包括去除掩模层。9.根据权利要求1的方法，其中减少掩模层包括去除基本与掩模层的剩余部分齐平的第一导电填充材料的一部分。10.根据权利要求1的方法，其中减少掩模层包括蚀刻掩模层。11.根据权利要求1的方法，其中在平坦化的过覆盖部分上形成后续介电层包括施加一个或多个后续介电层。12.根据权利要求1的方法，其中后续介电层包括低K介电材料。13.根据权利要求1的方法，其后在平...

【专利技术属性】
技术研发人员：AD贝利三世，SP娄荷凯，
申请(专利权)人：兰姆研究有限公司，
类型：发明
国别省市：US[美国]