半导体装置制造方法及图纸

本发明专利技术实施例提出一种半导体装置。半导体装置包括多个半导体层位于基板上，其中半导体层彼此分开并沿着实质上垂直于基板的上表面的方向向上堆叠；栅极结构，包覆每一半导体层；间隔物结构，包覆每一半导体层的边缘部分；以及虚置鳍状结构，接触栅极结构的侧壁，其中虚置鳍状结构与间隔物结构的侧壁隔有介电衬垫层。层。层。

【技术实现步骤摘要】
半导体装置


[0001]本专利技术实施例涉及半导体装置与其制作方法，尤其涉及制作场效晶体管如纳米片场效晶体管的制作方法。

技术介绍

[0002]可导入多栅极装置以增加栅极
‑
通道耦合并减少关闭状态电流，以改善栅极控制。多栅极装置之一为纳米片装置。纳米片装置通常可视作具有分开的通道半导体层的通道区的任何装置，而栅极或其部分可形成于通道区的多侧上(比如围绕通道区的一部分)。在一些例子中，纳米片装置易可视作纳米线装置、纳米环装置、栅极环绕装置、全绕式栅极装置或多通道桥状装置。纳米片晶体管可与公知的互补式金属氧化物半导体制作工艺相容，并可大幅减少晶体管的尺寸。
[0003]然而大幅缩小集成电路尺寸会增加半导体制造工艺的复杂度，并造成半导体装置的一些问题。举例来说，大幅减少集成电路尺寸(如较小的间距与关键尺寸)，会难以达到一些制作工艺(如金属栅极蚀刻工艺)的密度需求。换言之，图案化的工艺容许范围受限于相邻金属栅极结构之间的距离。因此需改善上述问题。

技术实现思路

[0004]本专利技术实施例的目的在于提供一种半导体装置，已解决上述至少一个问题。
[0005]例示性的半导体装置包括多个半导体层位于基板上，其中半导体层彼此分开并沿着实质上垂直于基板的上表面的方向向上堆叠；栅极结构，包覆每一半导体层；间隔物结构，包覆每一半导体层的边缘部分；以及虚置鳍状结构，接触栅极结构的侧壁，其中虚置鳍状结构与间隔物结构的侧壁隔有介电衬垫层。
[0006]例示性的半导体装置的形成方法包括：形成含有交错的第一半导体层与第二半导体层的半导体堆叠于基板上，其中第一半导体层与第二半导体层包括不同材料，并沿着大致垂直于基板的上表面的方向向上堆叠；沿着半导体堆叠的侧壁顺应性沉积介电衬垫层；沿着介电衬垫层的侧壁形成虚置鳍状结构；形成虚置栅极结构于半导体堆叠上；形成间隔物结构以包覆第一半导体层的边缘部分；以及将虚置栅极结构置换为金属栅极结构，以包覆第一半导体层的中间部分。
[0007]另一例示性的半导体装置的形成方法包括形成含有交错的第一半导体层与第二半导体层的半导体堆叠于基板上，其中第一半导体层与第二半导体层包括不同材料，并沿着大致垂直于基板的上表面的方向向上堆叠；沉积第三半导体层于半导体堆叠周围，其中第三半导体层与第二半导体层包括相同材料；沿着第三半导体层的侧壁顺应性沉积介电衬垫层；沿着介电衬垫层形成虚置鳍状结构；形成虚置栅极结构于半导体堆叠上；沿着虚置栅极结构的侧壁形成栅极间隔物；形成内侧间隔物于第一半导体层的边缘部分之间；移除虚置栅极结构以形成栅极沟槽；选择性移除栅极沟槽中露出的第二半导体层、第三半导体层、与介电衬垫层的一部分；以及形成金属栅极结构以包覆栅极沟槽中露出的第一半导体层的
中间部分。
附图说明
[0008]图1为本专利技术一些实施例中，制造集成电路的方法的流程图。
[0009]图2为本专利技术一些实施例中，图1的方法的中间阶段中的半导体装置的三维透视图。
[0010]图3A至图20A为本专利技术一些实施例中，图1的方法的中间阶段中的半导体装置沿着平面A
‑
A'的剖视图。
[0011]图3B至图20B为本专利技术一些实施例中，图1的方法的中间阶段中的半导体装置沿着平面B
‑
B'的剖视图。
[0012]图10C至图20C为本专利技术一些实施例中，图1的方法的中间阶段中的半导体装置沿着平面C
‑
C'的剖视图。
[0013]图10D至图20D为本专利技术一些实施例中，图1的方法的中间阶段中的半导体装置沿着平面D
‑
D'的剖视图。
[0014]图21为本专利技术一些实施例中，半导体装置沿着图20A至图20D所示的平面E
‑
E'的俯视图。
[0015]附图标记如下：
[0016]A
‑
A
’
,B
‑
B
’
,C
‑
C
’
,D
‑
D
’
,E
‑
E
’
:平面
[0017]Lg:栅极长度
[0018]L0:长度
[0019]t,W0,W1,W2:厚度
[0020]T,W3:宽度
[0021]100:方法
[0022]102,104,106,108,110,112,114,116,118,120,122:步骤
[0023]200:装置
[0024]202:基板
[0025]204:隔离结构
[0026]210:堆叠
[0027]210A,210B:半导体层
[0028]212,214:硬掩模层
[0029]216:覆层
[0030]218:衬垫层
[0031]220:虚置沟槽
[0032]222:第一虚置层
[0033]224:第二虚置层
[0034]226:虚置结构
[0035]228:虚置鳍状结构
[0036]230:沟槽
[0037]232:虚置栅极结构
[0038]234:虚置栅极
[0039]236:硬掩模
[0040]238:栅极间隔物
[0041]240:源极/漏极沟槽
[0042]242:间隙
[0043]244:内侧间隔物
[0044]246:间隔物结构
[0045]250:源极/漏极结构
[0046]252,274:层间介电层
[0047]254:栅极沟槽
[0048]260:金属栅极结构
[0049]262:栅极介电层
[0050]264:金属栅极
[0051]270:栅极接点
[0052]272:源极/漏极接点
具体实施方式
[0053]下述详细描述可搭配附图说明，以利理解本专利技术的各方面。值得注意的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。
[0054]下述内容提供的不同实施例或例子可实施本专利技术实施例的不同结构。特定构件与排列的实施例是用以简化本公开而非局限本专利技术。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。
[0055]此外，本专利技术的多种实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。此外，空间性的相对用语如“下方”、“其下”、“下侧”、“上方”、“上侧”或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。设备亦可转动90
°
或其他角度，因此方向性用语仅用以说明图示中的方向。此外，当数值或数值范围的描述有“约”、“近本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：多个半导体层位于一基板上，其中多个所述半导体层彼此分开并沿着实质上垂直于该基板的上表面的方向向上堆叠；一栅极结构，包覆每一多个所述半导体层...

【专利技术属性】
技术研发人员：余佳霓，江国诚，朱龙琨，黄懋霖，徐崇威，王志豪，程冠伦，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：